

Intel

FLASH

ИНТЕГРАЛЬНЫЕ
МИКРОСХЕМЫ
ЭНЕРГО-
НЕЗАВИСИМОЙ
ПАМЯТИ


28F008SA
28F008SA-L

ПРОГРАММИРОВАНИЕ В СИСТЕМЕ
8 Мбит ВЫБОРКА 85 нс

ИНТЕГРАЛЬНЫЕ
МИКРОСХЕМЫ
ЭНЕРГО-
НЕЗАВИСИМОЙ
ПАМЯТИ
28F008SA
28F008SA-L

Перевод с английского В.В. Затишного

МОСКВА • 1992



Scan AAW

Издается с согласия A/O Intel

ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ ЭНЕРГОНЕЗАВИСИМОЙ ПАМЯТИ 28F008SA 28F008SA-L

Подробно описаны новейшие микросхемы РПЗУ с электрическим стиранием информации 28F008SA и 28F008SA-L фирмы Intel: КМОП технология, емкость 8 Мбит с организацией $1\text{М} \times 8$, время выборки 85нс, минимум 100000 циклов репрограммирования. В странах бывшего СССР микросхемы продаются через дистрибуторов фирмы Intel. Приводится полный список дистрибуторов.

Печатается по материалам INTEL CORPORATION:

28F008SA Data Sheet Order Number 290429-001

28F008SA-L Data Sheet Order Number 290435-001

AP-359 28F008SA Hardware Interfacing Order Number 292094-001

ER-27 The Intel 28F008SA Flash Memory Order Number 292094-001

ER-28 ETOX™III Flash Memory Technology Order Number 294012-001

Перевод с английского *В. В. Затишного*

Совместное издание МП "БИНОМ" и ТОО "КОНКОРД"

© INTEL CORPORATION, 1992

© Перевод на русский язык, оформление. МП "БИНОМ", 1992

ISBN 5-87737-003-0

Корпорация INTEL является крупнейшим мировым производителем микрокомпьютерных компонент, модулей и систем. Отсчет эры микрокомпьютеров начался в 1971 году, когда фирма INTEL создала свой первый микропроцессор.

Сегодня архитектурные решения фирмы INTEL общепризнаны в качестве мировых стандартов.

Самая современная технология гарантирует качество продукции INTEL.

В странах бывшего СССР компоненты, системы и фирменная документация INTEL продаются через сеть дистрибуторов фирмы INTEL.

Список дистрибуторов фирмы INTEL в странах бывшего СССР приведен на обороте.

Московское представительство корпорации Intel:

121357, Москва, Кременчугская ул. 6/7

тел.: (095)-443-97-85

факс: (095)-445-94-20

Дистрибуторы фирмы INTEL:

PC CENTER

105203, Москва, Первомайская ул., 126
тел.: (095)-461-87-75 Герасимов Юрий Васильевич
факс: (095)-461-35-14

STINS COMAN

105203, Москва, Первомайская ул., 126
тел.: (095)-465-64-08 Заец Юрий Николаевич
факс: (095)-465-90-34

CAT-MERISEL

109044, Москва, Крутицкий вал, 3/2
тел.: (095)-276-47-21 Гуровский Сергей
факс: (095)-274-00-97

ДИАЛОГ-МИФИ

115409, Москва, ул. Москворечье, 31, корп. 2
тел.: (095)-320-32-11 Янченко Виктор
факс: (095)-324-30-55

КВАЗАР-МИКРО

252078, Украина, Киев, а/я 21
тел.: (044)-442-00-46 Голик Владимир
факс: (044)-434-85-72

NEVVIS

198103, С.-Петербург, просп. Огородникова, 26
тел.: (812)-251-07-87 Абушек Александр
факс: (812)-251-91-78

SOFTWARE HOUSE RIGA

229070, Латвия, Юрмала, ул. Бирзниека-Упиша, 7
тел.: (0132)-75-15-90 Валдис Локенбахс
факс: (0132)-75-12-73

RANS

220040, Минск, ул. Богдановича, 155
тел.: (0172)-34-60-35
факс: (0172)-34-94-12

COMPUTERLAND

Москва: тел.: (095)-438-95-38, (095)-434-94-78 Владимир Бржезинский
С.-Петербург: тел. (812)-224-09-32 Гусев Владимир Анатольевич
факс: (095)-224-30-13
Вильнюс: тел. (0122)-61-83-55, (0122)-63-83-64 Аудрюс Листопадскис
Минск: тел./факс: (0172)-20-86-03 Дмитрий Скоромник
Рига: тел. (0132)-28-13-94 Марис Детливс
факс: (0132)-28-27-63
Калининград: тел. (0112)-43-67-59 Сергей Попов

Оглавление

1. ВВЕДЕНИЕ	7
1.1. Ячейка флэш-памяти	7
1.2. Запись байта	7
1.3. Стирание блока	9
1.4. Архитектура накопителя ИС 28F008SA	10
2. ИНТЕГРАЛЬНАЯ МИКРОСХЕМА 28F008SA	12
2.1. КРАТКАЯ СПРАВКА	12
2.2. ОСНОВНЫЕ ПРИНЦИПЫ ФУНКЦИОНИРОВАНИЯ	18
2.2.1. Командный интерфейс пользователя и автоматика записи	19
2.2.2. Защита данных	19
2.3. РАБОТА ШИНЫ	20
2.3.1. Чтение	20
2.3.2. Запрет выдачи	20
2.3.3. Режим хранения	21
2.3.4. Режим микропотребления	21
2.3.5. Интеллектуальный идентификатор	21
2.3.6. Запись	21
2.4. ОПИСАНИЕ КОМАНД	22
2.4.1. Команда Чтение массива	22
2.4.2. Команда Идентификатор	22
2.4.3. Команда Чтение регистра состояния	22
2.4.4. Команда Очистка регистра состояния	23
2.4.5. Команды Установка стирания/Подтверждение стирания	24
2.4.6. Команды Приостановить стирание/Возобновить стирание	25
2.4.7. Команды Установка записи байта/Запись	25
2.5. ГАРАНТИИ МНОГОКРАТНОЙ ЗАПИСИ/СТИРАНИЯ	26
2.6. АВТОМАТИЧЕСКАЯ ЗАПИСЬ БАЙТА	26
2.7. АВТОМАТИЧЕСКОЕ СТИРАНИЕ БЛОКА	29
2.8. РЕКОМЕНДАЦИИ ПО ПРИМЕНЕНИЮ	30
2.8.1. Управление по трем входам	30
2.8.2. Опрос RY/\overline{BY} и Запись байта/Стирание блока	30
2.8.3. Развязка по питанию	30
2.8.4. Трассировка V_{PP} по печатной плате	31
2.8.5. Переключения V_{CC} , V_{PP} , \overline{PWD} и Командный интерфейс пользователя/Регистр состояния	31
2.8.6. Защита при включении/выключении питания	31
2.8.7. Рассеиваемая мощность	32

3. ИНТЕГРАЛЬНАЯ МИКРОСХЕМА 28F008SA-L	.43
3.1. КРАТКАЯ СПРАВКА	.44
3.2. ГАРАНТИИ МНОГОКРАТНОЙ ЗАПИСИ/СТИРАНИЯ	.46
3.3. ПРИНЦИПЫ ФУНКЦИОНИРОВАНИЯ. РАБОТА ШИНЫ. ОПИСАНИЕ КОМАНД. АВТОМАТИЧЕСКАЯ ЗАПИСЬ БАЙТА. АВТОМАТИЧЕСКОЕ СТИРАНИЕ БЛОКА. РЕКОМЕНДАЦИИ ПО ПРИМЕНЕНИЮ	.46
4. РУКОВОДСТВО ПО ПРИМЕНЕНИЮ ИС 28F008SA	.68
4.1. ВВЕДЕНИЕ	.68
4.2. АППАРАТНЫЙ ИНТЕРФЕЙС	.69
4.2.1. V_{pp} (напряжение Записи байта/Стирания блока)	.69
4.2.2. Выход RY/\overline{BY} (Ready/Busy — Готов/Занят)	.71
4.2.3. Вход \overline{PWD} (Powerdown — уменьшение мощности)	.72
4.2.4. Вход \overline{WE} (Write Enable — Разрешение Записи)	.73
4.2.5. Высокая плотность монтажа на печатной плате	.74
4.2.6. Развязка по питанию	.75
4.2.7. Методика проектирования для быстродействующих систем	.76
4.2.8. Примеры шинных интерфейсов	.76

1. ВВЕДЕНИЕ

Новая технология памяти — флэш (flash) анонсирована компанией Intel в 1989г. С тех пор ежегодный прирост мирового производства флэш-памяти составлял 200%. Этот сектор рынка микроэлектроники считается одним из самых динамичных и перспективных.

Современная технология флэш-памяти ETOX™ III (EPROM Tunnel OXide) является итогом более чем двадцатилетнего развития известной технологии электрически программируемых ПЗУ с ультрафиолетовым стиранием (EPROM). В основу технологии ETOX положен способ программирования ППЗУ с УФ стиранием и способ электрического стирания, как у РПЗУ.

Новые изделия флэш-памяти имеют однотранзисторную ячейку с двухслойным поликремниевым затвором. Ячейка флэш-памяти, изготовленная по технологии ETOX III, выдерживает не менее 100000 циклов записи/стирания. С целью дальнейшего расширения жизненного цикла в новых разработках флэш-памяти реализована блочная структура накопителя, стирание производится во всех ячейках блока одновременно за счет туннелирования электронов через окисел в затвор. Для записи байта данных, как и в ППЗУ с ультрафиолетовым стиранием, используется инжекция горячих электронов. Новые изделия флэш-памяти по быстродействию и стоимости приближаются к динамическим ОЗУ, сохраняя существенное преимущество — энергонезависимость.

Первым серийным изделием флэш-памяти второго поколения на основе технологии ETOX III является ИС 28F008SA емкостью 8 Мбит с организацией 1Мбит × 8, внутренняя структура которой содержит 16 блоков по 64Кбайт каждый. Благодаря чрезвычайной миниатюрности ячейки (потребляющей всего 70мкА), низкоомным полицидным межсоединениям и оптимизированным выходным буферам длительность цикла чтения удалось снизить до 85нс.

1.1. Ячейка флэш-памяти

Технология флэш-памяти ETOX™ III — это КМОП технология с двухслойным поликремнием и двухслойной металлизацией, карманами N-типа и P-типа, проектными нормами 0,8мкм, однотранзисторной ячейкой размером (2,5 × 2,9)мкм, плавающим поликремниевым затвором. Силицид вольфрама, нанесенный поверх выбирающего затвора, снижает сопротивление словарной линии. Металлизация I уровня изолирована от слоя выбирающих затворов двухслойным диэлектриком. Изоляция плавающего затвора от выбирающего затвора выполнена двухслойной структурой из оксида и нитрида. Плавающий затвор изолирован от кремниевой подложки очень тонким слоем (около 100 Ангстрем) туннельного оксида. Плавающий и выбирающий затворы имеют дополнительную изоляцию между собой и от сток/истоковых областей. Большая глубина диффузии в исток предотвращает защелкивание в процессе стирания. Металлизация II уровня дополнительно снижает сопротивление линий слова и позволяет снизить время доступа. Металлизация I уровня используется для трассировки линий битов данных к усилителям считывания и для подачи напряжения к истокам ячеек.

1.2. Запись байта

Запись байта данных приводит к переходу выбранных ячеек из разряженного (стертого—"1") в заряженное ("0") состояние. В основе программирования флэш-памяти лежит механизм канальной инжекции горячих электронов. При программировании (см. рис. 1.1) выбирающий затвор ячейки (линия слова) подключается

к внешнему источнику напряжения программирования ($V_{PP} = 12V$). Области стоков (бит-линии) находятся под промежуточным потенциалом (около $V_{PP}/2$), истоки подключены к "земле". V_{PP} на выбранном затворе через емкость промежуточного диэлектрика передается на плавающий затвор. Передача через емкостную связь напряжения программирования на плавающий затвор приводит к инверсии области канала. Электроны в области канала получают высокое дрейфовое ускорение, сопровождающееся ростом их кинетической энергии. Столкновение электронов с атомами подложки разогревает кристаллическую решетку кремния. При выбранном уровне напряжения электроны не в состоянии достаточно быстро отдавать собственную кинетическую энергию атомам, чтобы сохранить температурный баланс. Они становятся все более "горячими" и многие из них пролетают в туннельный окисел. Такие электроны преодолевают потенциальный барьер туннельного окисла (3,1эВ) и накапливаются в плавающем затворе.

Накопление электронов на плавающем затворе приводит к переключению порогового напряжения этой ячейки. При последующем чтении такой транзистор остается в "выключенном" состоянии. На выходе ячейки будет состояние "0", поскольку "выключенная" ячейка не пропускает ток, и бит-линия так и остается электрически подключенной к напряжению чтения V_{CC} , поскольку закрыт путь разряда на исток ("земля").

Длительность внутренних импульсов программирования для технологии ETOX III составляет всего 4мкс по сравнению с 10мкс для ETOX II. Снижение ширины




Рис. 1.1. Ячейка памяти, изготовленная по технологии ETOX™III, при программировании (поперечное сечение)




Рис. 1.2. Ячейка памяти, изготовленная по технологии ETOX™III, при стирании (поперечное сечение)

импульсов позволило ускорить процесс записи байта и значительно повысить стойкость к перезаписи. Длительность цикла записи байта обычно составляет 9мкс.

1.3. Стирание блока

При стирании электроны снимаются со всех выбранных ячеек памяти одновременно. Процесс стирания путем туннелирования Фаулера-Нордхейла осуществляется путем подачи напряжения V_{pp} на истоки и заземления выбирающего затвора. Сток при этом находится в свободном состоянии (см. рис. 1.2). При таком включении электроны туннелируют в обратном направлении, покидая плавающий затвор. Они проходят сквозь тонкий подзатворный окисел в область истока, снижая пороговое напряжение ячейки. При чтении такой ячейки на выходе будет состояние "1", поскольку "включенная" ячейка пропускает ток для разряда бит-линии через заземленный исток.

Длительность внутренних импульсов V_{pp} при автоматическом стирании равна 10мс. Автомат записи ИС 28F008SA осуществляет подачу требуемого количества таких импульсов и проводит автоматическую верификацию всех ячеек данного блока. Длительность цикла полного стирания блока обычно составляет 1,5с.

На рис. 1.3 приведены типовые зависимости времен стирания блока и записи блока ИС 28F008SA от напряжения программирования V_{pp} и температуры. Зависимость указанных времен от напряжения питания V_{cc} незначительна и ее можно не принимать в расчет.

На рис. 1.4 приведены типовые зависимости времен записи блока и стирания блока ИС 28F008SA от количества циклов перепрограммирования.




Рис. 1.3. Типовые зависимости времен стирания блока и записи блока ИС 28F008SA от V_{pp} и температуры




Рис. 1.4. Типовые зависимости времен записи блока и стирания блока ИС 28F008SA от количества циклов перепрограммирования

1.4. Архитектура накопителя ИС 28F008SA

Архитектура накопителя ИС 28F008SA показана на рис. 1.5. Пространство памяти микросхемы составляют шестнадцать одинаковых блоков по 64Кбайт каждый. Блок состоит из 512 столбцов и 1024 строк. Столбцы в каждом блоке, в свою очередь, разделены на 8 групп входов/выходов по 64 столбца в каждой группе.

При записи байта дешифратор адреса столбцов определяет восемь бит-линий адресуемого блока, подключаемых к промежуточному напряжению программирования (около $V_{PP}/2$). Дешифратор строк определяет линию слова, подключаемую к V_{PP} . Все остальные линии слов накопителя при этом подключаются к "земле".

Стирание блока обеспечивает одновременное стирание всех бит данного блока. К примеру, при стирании блока 0 истоки всех ячеек блока 0 подключаются к V_{PP} , а все линии слов блока 0 — к "земле". При этом все остальные линии слов, бит-линии и истоки ячеек накопителя подключаются к "земле". Это исключает возможность искажения данных, находящихся в невыбранных блоках.




Рис. 1.5. Архитектура накопителя ИС 28F008SA

2. ИНТЕГРАЛЬНАЯ МИКРОСХЕМА 28F008SA

ИС 28F008SA, FlashFile™ память емкостью 8Мбит фирмы Intel, является высокоинтегрированным энергонезависимым полупроводниковым запоминающим устройством, допускающим чтение, запись и электрическое стирание информации. Увеличенное число циклов перезаписи, симметричная блочная архитектура, малое время доступа, автоматика записи и низкое энергопотребление делают ИС 28F008SA альтернативой традиционным механическим накопителям на магнитных дисках, позволяя при этом получить преимущества в надежности, энергопотреблении, весе и технических характеристиках. 28F008SA приносит новые возможности в область портативных компьютеров. Операционные системы и прикладное программное обеспечение при размещении в резидентной флэш-памяти приобретают качества полной готовности к исполнению сразу после включения питания системы. Кроме того, резидентное программное обеспечение увеличивает срок службы системного батарейного питания и повышает надежность всего компьютера за счет сокращения числа обращений к дисковому накопителю.

В системах сбора данных СБИС 28F008SA может оказаться более дешевой и надежной альтернативой системе СОЗУ + батарейка. В традиционных областях применения для встроенных систем управления, таких как область телекоммуникации аппаратуры, СБИС 28F008SA эффективна благодаря своей энергонезависимости, блочной архитектуре и простоте обновления встроенного программного обеспечения.

28F008SA поставляется в 40-выводном (стандартном и с реверсивным ходом ножек) TSOP и 44-выводном PSOP корпусах. Расположение внешних выводов упрощает разводку платы при использовании нескольких корпусов флэш-памяти. Микросхема оснащена командным интерфейсом пользователя (CUI) и управляющим автоматом, упрощающими стирание блоков и запись байтов. Карта распределения памяти СБИС 28F008SA состоит из 16 независимо стираемых блоков емкостью 64Кбайт каждый.

КМОП-схемотехника фирмы Intel обеспечивает пониженное потребление и высокую помехозащищенность СБИС 28F008SA. Время доступа, равное 85нс, показывает степень превосходства флэш-памяти по сравнению с магнитными носителями информации. Для портативных компьютеров, ручного инструмента и прочих областей применения, критичных к уровню потребления, важен имеющийся у микросхем 28F008SA режим микропотребления (deep powerdown mode), при котором энергопотребление снижается до 1мкВт (типовое значение) во всем диапазоне напряжений питания Vcc. Наличие специального входа управления энергопотреблением \overline{PWD} (POWERDOWN) гарантирует абсолютную защиту корректности хранимых данных при включении/выключении питания.

Производимые по 0,8мкм технологии ETOX™III фирмы Intel, микросхемы 28F008SA обеспечивают высочайшее качество, надежность и экономическую эффективность изделий.

2.1. КРАТКАЯ СПРАВКА

28F008SA — высокопроизводительная память емкостью 8Мбит (8.388.608 бит) с организацией 1М × 8. Шестнадцать блоков по 64Кбайт (65.536 байт) каждый — такова структура накопителя 28F008SA. Карта распределения памяти СБИС показана на рис. 2.6. Операция стирания блока производит стирание одного из шестнадцати блоков за 1,6 секунды (типовое значение). Стирание каждого блока выполняется независимо от остальных блоков памяти микросхемы. Каждый блок может выдержать га-

рантировано 100000 циклов стирания и записи. Режим приостановки стирания позволяет системному программному обеспечению приостанавливать стирание блока на время чтения данных или программ из других блоков 28F008SA.

28F008SA поставляется в 40-выводных корпусах типа TSOP (Thin Small Outline, толщина 1,2мм) и 44-выводных корпусах типа PSOP (Plastic Small Outline). Схема расположения выводов приведена на рис. 2.2 и рис. 2.4.

Командный интерфейс пользователя (CUI, Command User Interface) выполняет роль интерфейса между микропроцессором или микроконтроллером и внутренними операциями 28F008SA.

Автоматика записи байта и стирания блока позволяет записывать байт и стирать блок, используя двухтактную командную последовательность, посылаемую в командный интерфейс пользователя. Внутренний автомат записи (WSM, Write State Machine) автоматически выполняет алгоритм записи байта и стирания блока с последующей верификацией результата, освобождая от этих рутинных операций ресурсы микропроцессора или микроконтроллера. Запись данных в память производится побайтно с типовым временем 9мкс, что на 80% быстрее, чем для обычных изделий флэш-памяти. Типовой ток потребления при записи байта и стирании блока I_{pp} равен 10мА, максимальный — 30мА. Напряжение записи байта и стирания блока V_{pp} лежит в диапазоне от 11,4В до 12,6В.

Регистр состояния хранит информацию о состоянии автомата записи WSM и служит для контроля корректности операций записи байта или стирания блока.

Выходной сигнал RY/\overline{BY} (READY/BUSY) является дополнительным индикатором активности WSM, обеспечивая окружающую аппаратуру информацией о его состоянии, а также может использоваться для маскирования по состоянию (например, для маскирования прерывания на время выполнения операции стирания). Опрос состояния выхода RY/\overline{BY} позволяет максимально разгрузить ЦПУ и снизить энергопотребление. Сигнал RY/\overline{BY} в состоянии низкого уровня свидетельствует о том, что WSM выполняет стирание блока или запись байта. В состоянии высокого уровня он свидетельствует о том, что WSM готов к приему новой команды, стирание блока приостановлено, либо о том, что микросхема находится в режиме микропотребления.

Максимальное время доступа составляет 85нс (время выборки адреса t_{acc}) во всем коммерческом диапазоне температуры окружающей среды (от 0°C до 70°C) и во всем допустимом диапазоне напряжения питания (от 4,5В до 5,5В либо от 4,75В до 5,25В). Ток потребления в активном режиме I_{cc} (чтение при входных сигналах КМОП-уровня) обычно составляет 20мА, а максимально — 35мА на частоте 8МГц.

При подключении внешних выводов \overline{CE} и \overline{PWD} к V_{cc} ток потребления не превышает 100мкА.

Режим микропотребления вводится при подаче на вход \overline{PWD} напряжения GND, обеспечивая пониженное потребление и защиту от записи. Ток потребления в этом режиме равен 0,20мкА (типичное значение). От момента перехода сигнала \overline{PWD} в состояние высокого уровня до момента появления корректных данных на выходных буферах микросхемы требуется время не менее 400нс. С другой стороны, 28F008SA требует времени не менее 1мкс от момента перехода сигнала \overline{PWD} в состояние высокого уровня до готовности микросхемы к записи новой команды в командный интерфейс пользователя CUI.

Если на вход \overline{PWD} подан сигнал GND, то WSM устанавливается в исходное состояние, а регистр состояния очищается.




Рис. 2.1. Структурная схема

Таблица 2.1. Назначение выводов

Обозначение	Тип	Наименование и функциональное назначение
A0-A19	вход	Адрес ячейки памяти. При записи адрес записывается во внутренний регистр.
DQ0-DQ7	вход/ выход	Данные: входные данные и команды для CUI в циклах записи; выходные данные в режиме чтения области памяти, регистра состояния и идентификатора. Находятся в 3-ем состоянии, когда устройство не выбрано или когда выходы запрещены. В режиме записи данные защелкиваются во входных цепях микросхемы.
\overline{CE}	вход	Выбор кристалла: активизирует схему управления, входные буферы, дешифраторы и усилители. Сигнал \overline{CE} активен в состоянии низкого уровня, в состоянии высокого уровня выбор кристалла отсутствует и потребление снижается до уровня режима хранения.
\overline{PWD}	вход	Снижение потребления: переводит прибор в режим микропотребления. \overline{PWD} активен в состоянии низкого уровня, в состоянии высокого уровня обеспечивает нормальное функционирование. В состоянии низкого уровня \overline{PWD} также блокирует стирание и запись, защищая данные при отключениях питания.
\overline{OE}	вход	Разрешение выхода: подготавливает выходные буферы к выдаче данных в циклах чтения. Активен в состоянии низкого уровня.
\overline{WE}	вход	Разрешение записи: управляет записью в CUI и в память. \overline{WE} активен в состоянии низкого уровня. Адреса и данные фиксируются по нарастающему фронту импульса \overline{WE} .

Таблица 2.1. Назначение выводов (Продолжение)

Обозначение	Тип	Наименование и функциональное назначение
RY/\overline{BY}	выход	Готово/Занято: показывает состояние WSM. В состоянии низкого уровня указывает, что WSM выполняет стирание блока или запись байта. В состоянии высокого уровня указывает, что WSM готов к приему новой команды, что стирание блока приостановлено или что прибор находится в режиме микропотребления. Сигнал RY/\overline{BY} постоянно активен, не имеет третьего состояния, даже если прибор не выбран или если выдача данных запрещена.
V_{PP}		Напряжение источника для стирания блока/записи байта: для стирания блоков массива памяти или записи байтов в каждый блок. Примечание: если $V_{PP} < V_{PPLMAX}$, то изменить данные невозможно.
V_{CC}		Напряжение источника питания: $5B \pm 5\%$ или $5B \pm 10\%$
GND		Корпус




Рис. 2.2. Расположение выводов для корпусов TSOP




Рис. 2.3. Трассировка серпантинном для корпусов TSOP

ПРИМЕЧАНИЯ:

1. Подключить выводы V_{CC} и GND каждой микросхемы к системным шинам питания и земли. Не оставлять входы V_{CC} и GND неподключенными.




Рис. 2.4. Расположение выводов для корпуса PSOP




Рис. 2.5. Подключение массива СБИС 28F008SA к МП INTEL386 через шину PI (включая использование RY/BY и PWD): реализация резидентного программного обеспечения и полупроводникового диска, расположенного на материнской плате.

2.2. ОСНОВНЫЕ ПРИНЦИПЫ ФУНКЦИОНИРОВАНИЯ

В состав СБИС 28F008SA входит расположенный на кристалле автомат управления записью и стиранием (WSM), наличие которого обеспечивает минимальную загрузку ресурсов процессора.

При первоначальном включении питания и при выходе из режима микропотребления (см. раздел 2.3. РАБОТА ШИНЫ) 28F008SA работает как обычное ПЗУ. Воздействуя на внешние выходы управления, можно читать массив памяти, перейти в режим хранения (standby) или запретить выдачу. Кроме того, при $V_{PP} = V_{PRP}$ с помощью командного интерфейса пользователя CUI можно получить доступ к регистру состояния и к идентификатору (при чтении выдает код производителя и код микросхемы 28F008SA).

Аналогичные операции можно инициировать и при подаче на вход V_{PP} высокого уровня напряжения. Кроме указанных операций, в этом случае возможны также стирание блока и запись байта. Все функции, связанные с обновлением содержимого памяти — запись байта, стирание блока, регистра состояния и идентификатора — обслуживаются через CUI и верифицируются посредством регистра состояния.

Запись команд в CUI производится в соответствии с типовой временной диаграммой записи микропроцессора. Содержимое CUI передается в WSM, который и управляет схемой стирания блока и записи байта. Данные и адрес в циклах записи команд

FFFFF	БЛОК 64 КБАЙТ
F0000	
EFFFF	БЛОК 64 КБАЙТ
E0000	
DFFFF	БЛОК 64 КБАЙТ
D0000	
CFFFF	БЛОК 64 КБАЙТ
C0000	
BFFFF	БЛОК 64 КБАЙТ
B0000	
AFFFF	БЛОК 64 КБАЙТ
A0000	
9FFFF	БЛОК 64 КБАЙТ
90000	
8FFFF	БЛОК 64 КБАЙТ
80000	
7FFFF	БЛОК 64 КБАЙТ
70000	
6FFFF	БЛОК 64 КБАЙТ
60000	
5FFFF	БЛОК 64 КБАЙТ
50000	
4FFFF	БЛОК 64 КБАЙТ
40000	
3FFFF	БЛОК 64 КБАЙТ
30000	
2FFFF	БЛОК 64 КБАЙТ
20000	
1FFFF	БЛОК 64 КБАЙТ
10000	
0FFFF	БЛОК 64 КБАЙТ
00000	

Рис. 2.6. Карта распределения памяти

2.2.1. Командный интерфейс пользователя и автоматика записи

Расположенный на кристалле автомат записи управляет стиранием блока и записью байта, освобождая системный процессор для других задач. Автомат, получив команды Установка стирания и Подтверждение стирания, производит подготовку блока, его стирание и возвращает управление микропроцессору с помощью регистра состояния и выхода $R\bar{Y}/B\bar{Y}$. Аналогично выполняется запись байта после приема адреса и данных для записи. Алгоритмы программирования и стирания в новейших изделиях флэш-памяти ф. Intel реализуются внутренним автоматом (включая повторение импульсов, если необходимо, и верификацию данных).

2.2.2. Защита данных

Разработчик конкретной системы может выбрать либо ключевую схему подачи напряжения V_{pp} (если требуется выполнять операции записи/стирания), либо жесткое подключение к постоянному потенциалу V_{ppH} . Если $V_{pp} = V_{ppL}$, то содержимое памяти нельзя изменить. Архитектура 28F008SA, содержащая командный интерфейс пользователя, позволяет надежно защитить данные от несанкционированных операций записи байта или стирания блока даже в том случае, если на V_{pp} подается высокий потенциал. Кроме того, все функции блокируются, если значение V_{cc} ниже уровня блокировки V_{LKO} или если на \bar{PWD} подается потенциал V_{IL} . Двухтактные команды записи байта/стирания блока обеспечивают дополнительный программный способ защиты от несанкционированного изменения содержимого памяти 28F008SA.

в CUI фиксируются во внутренних буферах микросхемы и используются для последующих операций записи байта или стирания блока. Запись в CUI соответствующих команд позволяет по временным диаграммам стандартных циклов чтения микропроцессора выполнять чтение данных, получать доступ к коду идентификатора или производить верификацию записи байта и стирания блока с помощью чтения регистра состояния.

Специальная интерфейсная программа для обслуживания алгоритмов записи байта и стирания блока может храниться в любом из блоков 28F008SA. Первоначальное выполнение и копирование такой программы производится из системного ОЗУ.

После удачного завершения записи байта и/или стирания блока возможны дальнейшие циклы чтения данных/программ с помощью команды чтения массива. Наличие режима приостановки стирания позволяет системному программному обеспечению приостанавливать процесс стирания блока при необходимости чтения из любого другого блока.

2.3. РАБОТА ШИНЫ

Все режимы чтения, стирания и записи флэш-памяти в системе обслуживаются через локальную шину ЦПУ. Все циклы шины для флэш-памяти совместимы со стандартными циклами функционирования ЦПУ.

2.3.1. Чтение

28F008SA имеет три модификации режима чтения: можно считать данные из любого блока ЗУ, из идентификатора или из регистра состояния. При этом значение V_{PP} может равняться или V_{PPL} , или V_{PRH} .

Прежде всего необходимо записать в CUI соответствующую команду чтения (массива памяти, идентификатора или регистра состояния). 28F008SA автоматически переходит в режим чтения массива памяти при включении питания или при выходе из режима микропотребления. В 28F008SA имеется 4 управляющих внешних вывода, два из которых должны быть активны, чтобы обеспечить доступ к данным. Вывод выбора кристалла (\overline{CE}) в активном состоянии позволяет выбрать микросхему памяти. Вывод разрешения выхода (\overline{OE}) служит для управления направлением передачи данных (DQ0-DQ7). \overline{OE} в активном состоянии разрешает выдачу данных из выбранной микросхемы на шину ввода/вывода. При этом на выводы \overline{PWD} и \overline{WE} должен быть подан потенциал V_{IN} . На рис. 2.10 показана временная диаграмма цикла чтения.

Таблица 2.2. Таблица истинности для операций на шине

Режим	Прим.	\overline{PWD}	\overline{CE}	\overline{OE}	\overline{WE}	A_0	V_{PP}	DQ ₀₋₇	RY/ \overline{BY}
Чтение	1, 2, 3	V_{IH}	V_{IL}	V_{IL}	V_{IH}	X	X	D_{OUT}	X
Запрет выдачи	3, 6	V_{IH}	V_{IL}	V_{IH}	V_{IH}	X	X	Z	X
Хранение	3, 6	V_{IH}	V_{IH}	X	X	X	X	Z	X
Микропотребление	6	V_{IL}	X	X	X	X	X	Z	V_{OH}
Идентификатор (производитель)		V_{IH}	V_{IL}	V_{IL}	V_{IH}	V_{IL}	X	89H	V_{OH}
Идентификатор (прибор)		V_{IH}	V_{IL}	V_{IL}	V_{IH}	V_{IH}	X	A2H	V_{OH}
Запись	3, 4, 5	V_{IH}	V_{IL}	V_{IH}	V_{IL}	X	X	D_{IN}	X

ПРИМЕЧАНИЯ:

1. См. таблицу статических параметров. При $V_{PP} = V_{PPL}$ возможно только чтение содержимого памяти. Запись и стирание при $V_{PP} = V_{PPL}$ невозможны.
2. "X" — произвольное состояние: V_{IL} и V_{IH} для выводов управления и адреса; V_{PPL} или V_{PRH} для вывода V_{PP} . См. таблицу статических и динамических параметров для напряжений V_{PPL} и V_{PRH} .
3. RY/ \overline{BY} находятся в состоянии V_{OH} , когда автомат записи WSM выполняет внутренние алгоритмы стирания блока или записи байта. RY/ \overline{BY} находится в состоянии V_{OH} , когда WSM не занят, а также в режиме приостановки стирания и в режиме микропотребления.
4. Запись команд, предполагающих стирание блока или запись байта, имеет смысл только при $V_{PP} = V_{PRH}$.
5. Обратитесь к таблице 2.3 для уточнения допустимых значений D_{IN} в операциях записи.
6. "Z" — высокоимпедансное состояние.

2.3.2. Запрет выдачи

Выдача данных запрещена, если на вывод \overline{OE} подается потенциал V_{IN} . Выходы DQ0-DQ7 при этом переходят в высокоимпедансное состояние.

2.3.3. Режим хранения

28F008SA переходит в режим хранения (standby) при подаче на вывод \overline{CE} уровня V_{in} . В режиме хранения запрещается работа большинства основных схем прибора и существенно снижается потребление энергии. Выводы DQ0-DQ7 переводятся в высокоимпедансное состояние независимо от состояния вывода \overline{OE} . Если в процессе стирания блока или записи байта снимается выбор микросхемы 28F008SA, то функционирование прибора продолжается при нормальном уровне потребления вплоть до завершения текущей операции.

2.3.4. Режим микропотребления

Если на вывод \overline{PWD} подать V_{IL} , то 28F008SA переходит в режим микропотребления. Типовой ток потребления при этом составляет по шине V_{CC} 0,20мкА и по шине V_{PP} 0,1мкА. Низкий уровень на выводе \overline{PWD} в режиме чтения переводит 3У в невыбранное состояние, выходные формирователи переводит в третье состояние и отключает все внутренние цепи. При выходе из режима микропотребления задержка появления данных на выходах равна t_{nQV} (см. Динамические параметры — операции чтения). По истечении этого времени восстанавливается нормальное функционирование микросхемы. При этом CUI устанавливается в режим чтения массива, а в регистр состояния заносится значение 80H.

Если в режиме стирания блока или записи байта на вывод \overline{PWD} подать низкий уровень, то любая из названных операций будет прервана. Частично обновленное содержимое блока памяти с этого момента уже не является корректным, поскольку оно было частично перезаписано или стерто. После возврата сигнала на выводе \overline{PWD} в состоянии высокого уровня (V_{in}) требуется время t_{nWL} , по прошествии которого в CUI можно записывать очередную команду.

2.3.5. Интеллектуальный идентификатор

Назначение идентификатора заключается в выдаче кода изготовителя — 89H и кода изделия — A2H для 28F008SA. Системное ЦПУ на основании этой информации может автоматически выбрать требуемые для данной микросхемы алгоритмы стирания блока и записи байта.

Коды изготовителя и изделия считываются через CUI. Непосредственно после записи величины 90H в CUI чтение по адресу 00000H позволяет получить код изготовителя (89H). Чтение из ячейки 00001H дает код изделия (A2H). Для чтения идентификатора не требуется подавать на V_{PP} высокий потенциал.

2.3.6. Запись

Запись соответствующих команд в командный интерфейс пользователя CUI позволяет в дальнейшем считывать из памяти данные и содержимое идентификатора, а также проверять и очищать регистр состояния. Кроме того, если $V_{PP} = V_{PPH}$, CUI управляет стиранием блока и записью байта. Содержимое интерфейсного регистра является входной информацией для встроенного автомата записи WSM. CUI сам по себе не занимает адресного пространства памяти. Интерфейсный регистр является защелкой, используемой для хранения команды, а также адреса и данных, необходимых для выполнения этой команды. Команды Установка стирания и Подтверждение стирания содержат код команды и адрес, принадлежащий блоку, который требуется стереть. Команда Установка записи байта состоит из кода команды и адреса ячейки памяти, в которую по команде Запись байта будет произведена запись. В

свою очередь команда Запись байта состоит из подлежащих записи данных и адреса ячейки памяти, в которую эти данные должны быть записаны.

Запись в CUI осуществляется при переводе \overline{WE} в состояние низкого уровня, в то время как \overline{CE} также находится в состоянии низкого уровня. Адрес и данные фиксируются по нарастающему фронту \overline{WE} , что соответствует стандартной временной диаграмме микропроцессора.

Динамические параметры режима записи приведены в таблице динамических параметров операций записи, а соответствующие временные диаграммы показаны на рис. 2.11.

2.4. ОПИСАНИЕ КОМАНД

Операции чтения из регистра состояния, идентификатора или из блоков массива памяти разрешены при подаче на вывод V_{PP} низкого уровня напряжения V_{PPL} . При подаче уровня V_{PPH} на вывод V_{PP} разрешены также операции записи байта и стирания блока.

Тип операции, выполняемой прибором, задается путем записи соответствующей команды в CUI. Список команд приведен в табл. 2.3.

2.4.1. Команда Чтение массива

При включении питания и после выхода из режима микропотребления 28F008SA автоматически переходит в режим чтения массива. Кроме того, в этот режим возможен переход путем записи кода FFH в CUI. После перевода 28F008SA в режим чтения массива, все последующие обращения к данной микросхеме в циклах чтения микропроцессора будут считывать данные из массива памяти. Микросхема остается доступной для чтения массива до тех пор, пока содержимое CUI не изменится записью другой команды. Если внутренний автомат записи уже начал выполнять операции стирания блока или записи байта, то микросхема не распознает команду чтения массива до тех пор, пока автомат не закончит выполнять соответствующую операцию. Команда Чтение массива функционирует при условии $V_{PP} = V_{PPL}$ или V_{PPH} .

2.4.2. Команда Идентификатор

В 28F008SA имеется операция "Интеллектуальный идентификатор", инициируемая путем записи кода 90H в CUI. Следующий после записи команды цикл чтения по адресу 00000H считывает код изготовителя 89H. Цикл чтения с адресом 00001H извлекает код изделия A2H. Для отмены операции необходимо записать в CUI любую другую допустимую команду. Подобно команде Чтение массива команда Идентификатор работает, когда $V_{PP} = V_{PPL}$ или V_{PPH} .

2.4.3. Команда Чтение регистра состояния

В микросхеме 28F008SA имеется регистр состояния, который можно прочесть для определения того, что операция записи байта или операция стирания блока завершилась и как завершилась: успешно или с ошибками. Регистр состояния можно прочесть в любое время, записав в CUI команду (70H) Чтение регистра состояния. После записи этой команды все последующие операции чтения будут считывать содержимое регистра состояния до тех пор, пока в CUI не будет записана какая-либо иная допустимая команда. Содержимое регистра состояния защелкивается в выходном буфере по фронту спада любого из сигналов \overline{OE} или \overline{CE} , который окажется последним в цикле чтения. Сигнал \overline{OE} или \overline{CE} должен быть

переключен в состояние высокого уровня (VIN) перед следующим чтением регистра состояния. Команда Чтение регистра состояния функционирует при $V_{PP} = V_{PPL}$ или V_{PRH} .

Таблица 2.3. Список команд

Команда	Кол-во циклов шины	Прим.	Первый цикл шины			Второй цикл шины		
			Операция	Адрес	Данные	Операция	Адрес	Данные
Чтение массива/Сброс	1	1	Запись	X	FFH			
Идентификатор	3	2, 3, 4	Запись	X	90H	Чтение	IA	IID
Чтение регистра состояния	2	3	Запись	X	70H	Чтение	X	SRD
Очистка регистра состояния	1		Запись	X	50H			
Установка стирания/Подтверждение стирания	2	2	Запись	BA	20H	Запись	BA	DOH
Приостановить стирание/Возобновить стирание	2		Запись	X	B0H	Запись	X	DOH
Установка записи байта/ Запись	2	2, 3, 5	Запись	WA	40H	Запись	WA	WD
Альтернативная Установка записи байта/Запись	2	2, 3, 5	Запись	WA	10H	Запись	WA	WD

ПРИМЕЧАНИЯ:

1. Таблица истинности для операций на шине приведена в табл. 2.2.
2. IA – Адрес идентификатора: 00H для кода производителя, 01H для кода прибора.
- BA – Адрес внутри подлежащего стиранию блока.
- WA – Адрес ячейки памяти, в которую следует записать байт.
3. SRD – данные, считываемые из регистра состояния. См. таблицу 2.4, описывающую биты регистра состояния.
- WD – Данные, записываемые в ячейку памяти с адресом WA. Данные защелкиваются по нарастающему фронту сигнала WE.
- IID – Данные, считываемые из идентификатора.
4. Две операции чтения, выполненные после записи команды Идентификатор, считывают код производителя и код прибора.
5. Как 40H, так и 10H воспринимаются WSM в качестве кода команды Установка записи байта.
6. Коды команд, отличные от приведенных в таблице 2.3, зарезервированы под дальнейшее развитие и не должны использоваться.

2.4.4. Команда Очистка регистра состояния

Биты ES (Erase Status — СОСТОЯНИЕ СТИРАНИЯ) и BWS (Byte Write Status — СОСТОЯНИЕ ЗАПИСИ БАЙТА) регистра состояния устанавливаются в "1" автоматом записи. Сброс этих битов возможен только по команде Очистка регистра состояния. Эти биты указывают на различные сбои (см. табл. 2.4). Если в системном программном обеспечении предусмотрено управление сбросом этих битов, то открывается возможность выполнения некоторых дополнительных операций (как, например, запись нескольких байтов подряд или последовательное стирание нескольких блоков). По окончании таких операций можно опросить регистр состояния, чтобы определить — не происходили ли сбои в процессе их выполнения. Это обеспечивает дополнительную гибкость применения микросхемы. Кроме

того, бит состояния V_{PP} (бит SR.3 регистра состояния, см. табл. 2.4) должен быть обязательно сброшен системным программным обеспечением до возобновления попыток записи байта или стирания блока. Для очистки регистра состояния необходимо записать в CUI команду Очистка регистра состояния (50H). Эта команда функционирует при $V_{PP} = V_{PPH}$ или V_{PPL} .

Таблица 2.4. Формат регистра состояния

WSMS	ESS	ES	BWS	VPPS	R	R	R
7	6	5	4	3	2	1	0

SR.7 — СОСТОЯНИЕ WSM (WRITE STATE MASHINE STATUS)

- 1 — Готов
- 0 — Занят

SR.6 — ПРИОСТАНОВКА СТИРАНИЯ (ERASE SUSPEND STATUS)

- 1 — Стирание приостановлено
- 0 — стирание выполняется/закончено

SR.5 — СОСТОЯНИЕ СТИРАНИЯ (ERASE STATUS)

- 1 — Ошибка при стирании блока
- 0 — Успешное стирание блока

SR.4 — СОСТОЯНИЕ ЗАПИСИ БАЙТА (BYTE WRITE STATUS)

- 1 — Ошибка при записи байта
- 0 — Успешная запись байта

SR.3 — СОСТОЯНИЕ V_{PP} (V_{PP} STATUS)

- 1 — Обнаружен низкий уровень V_{PP} ; прерывание операции
- 0 — V_{PP} в норме

SR.2 - SR.0 — ЗАРЕЗЕРВИРОВАНЫ ПОД ДАЛЬНЕЙШЕЕ РАЗВИТИЕ. Эти биты необходимо маскировать при чтении регистра состояния

ПРИМЕЧАНИЯ:

При выполнении операций записи байта или стирания блока вывод $R\bar{Y}/B\bar{Y}$ или бит WSMS регистра состояния должны проверяться в первую очередь для определения окончания записи байта или стирания блока и только после этого проверяются биты BWS или ES регистра состояния для определения успешности выполнения указанных операций

Если при попытке стирания блока в регистре состояния установлены в "1" одновременно биты BWS и ES, это значит, что была подана неправильная последовательность команд. Повторить операцию вновь.

Если бит VPPS установился в состояние "1", регистр состояния должен быть очищен до возобновления попыток выполнения операций записи байта или стирания блока.

Бит VPPS, в отличие от аналого-цифрового преобразователя, не обеспечивает непрерывной индикации уровня напряжения V_{PP} . WSM проверяет уровень V_{PP} только после того, как введена последовательность команд записи байта или стирания блока и информирует систему, если V_{PP} не подключено. Состояние VPPS не гарантируется, когда уровень напряжения на выводе V_{PP} находится между V_{PPH} и V_{PPL} .

2.4.5. Команды Установка стирания/Подтверждение стирания

За один раз производится стирание одного блока памяти. Процесс стирания инициируется двухтактной последовательностью команд. Команда Установка стирания (20H) первой записывается в CUI и сразу вслед за ней записывается команда Подтверждение стирания (D0H). Эти команды должны следовать строго друг за другом и содержать адрес любой ячейки памяти, принадлежащей блоку, который необходимо стереть. Подготовка блока к стиранию, само стирание и верификация отрабатываются автоматически внутренним автоматом записи невидимо для системы. После того, как

обе команды последовательно записаны, микросхема 28F008SA при чтении будет автоматически выдавать содержимое регистра состояния (см. рис. 2.8 — диаграмма алгоритма стирания блока). ЦПУ может определить момент завершения операции стирания на основании анализа выхода RY/\overline{BY} или бита WSMS регистра состояния.

После завершения стирания блока необходимо проверить бит СОСТОЯНИЕ СТИРАНИЯ (бит SR.5) в регистре состояния. В случае, если обнаружена ошибка стирания, необходимо очистить регистр состояния. Командный интерфейс пользователя CUI остается в режиме чтения регистра состояния до записи в него следующей команды.

Описанная двухтактная последовательность команд, при которой по первой команде выполняется установка стирания и только по второй — само стирание, обеспечивает защиту памяти от случайного стирания. Кроме того, надежное стирание блока возможно только при $V_{PP} = V_{PPH}$. В отсутствие этого высокого напряжения память защищена от стирания. При попытке стирания блока, когда $V_{PP} = V_{PPL}$, бит состояния V_{PP} (бит SR.3 в регистре состояния) устанавливается в "1".

Попытки стирания, когда $V_{PPL} < V_{PP} < V_{PPH}$, приводят к ошибкам и должны быть запрещены.

2.4.6. Команды Приостановить стирание/Возобновить стирание

Команда Приостановить стирание позволяет прервать стирание блока, если необходимо чтение данных из другого блока памяти. Если процесс стирания уже запущен, запись в CUI команды Приостановить стирание (B0H) приведет к тому, что автомат записи WSM прервет процесс стирания в момент, предусмотренный внутренним алгоритмом стирания. Микросхема 28F008SA после записи в CUI команды Приостановить стирание продолжает при чтении выдавать содержимое регистра состояния. Опрос состояния битов WSMS и ESS регистра состояния позволяет определить, когда операция стирания приостановлена (оба бита должны быть в состоянии "1"). Выход RY/\overline{BY} при этом также должен перейти в состояние V_{OH} .

С этого момента можно записывать в CUI команду Чтение массива для считывания данных из других блоков, но не из стираемого. При этом кроме команды Чтение массива допустимо использовать ещё только две команды, а именно: Чтение регистра состояния (70H) и Возобновить стирания (D0H), после чего автомат записи WSM продолжит стирание блока. Биты регистра состояния ПРИОСТАНОВКА СТИРАНИЯ (ESS) и СОСТОЯНИЕ WSM (WSMS) будут автоматически сброшены, а выход RY/\overline{BY} вернется в состояние V_{OL} . После записи в 28F008SA команды Возобновить стирание, микросхема вновь будет автоматически выводить при чтении содержимое регистра состояния (см. рис. 2.9 — диаграмма алгоритма операции Приостановить стирание/Возобновить стирание). Напряжение программирования V_{PP} должно поддерживаться на уровне V_{PPH} пока 28F008SA находится в состоянии приостановки стирания.

2.4.7. Команды Установка записи байта/Запись

Запись байта выполняется последовательностью из двух команд. После записи команды Установка записи байта (40H) в CUI, следует вторая запись в командный интерфейс пользователя с указанием адреса и данных для записи в массив памяти (они фиксируются во входных буферах микросхемы по нарастающему фронту сигнала \overline{WE}). Затем вступает в действие внутренний автомат записи WSM, управляя алгоритмами записи байта и верификации записи. После того, как двухкомандная последовательность записана в микросхему, 28F008SA при чтении автоматически выдает содержимое регистра состояния (см. рис. 2.7 — диаграмма алгоритма опе-

рации "Запись байта"). ЦПУ может обнаружить факт окончания записи байта при помощи анализа выхода $R\bar{Y}/\bar{B}\bar{Y}$ или бита СОСТОЯНИЕ WSM (бит WSMS) регистра состояния. В процессе записи байта допустимой является только команда Чтение регистра состояния.

По окончании записи байта необходимо проверить бит СОСТОЯНИЕ ЗАПИСИ БАЙТА (бит BWS) в регистре состояния. Если обнаружена ошибка записи байта, то регистр состояния необходимо очистить. В процессе внутренней верификации автомат WSM обнаруживает только ошибки типа "неудачная запись нуля" (в бит, содержащий "1", не записался "0"). Командный интерфейс пользователя CUI остается в режиме чтения регистра состояния до тех пор, пока в него не поступит следующая команда. Если производится попытка записи байта, когда $V_{PP} = V_{PPL}$, то бит СОСТОЯНИЕ V_{PP} (бит VPPS в регистре состояния) будет установлен в "1".

Попытки записи байта, когда $V_{PPL} < V_{PP} < V_{PPH}$ приводят к непредсказуемым результатам и должны быть запрещены.


2.5. ГАРАНТИИ МНОГОКРАТНОЙ ЗАПИСИ/СТИРАНИЯ

В рамках своей технологии ETOX Intel добился существенного расширения возможности многократной перезаписи для микросхем флэш-памяти. 28F008SA гарантированно обеспечивает не менее 100000 циклов записи байта/стирания блока для каждого из шестнадцати 64Кбайтных блоков. Низкие потенциалы полей, улучшенное качество окислов и минимальная площадь окисла под каждой ячейкой способствуют туннелированию электрического поля в совокупности с уменьшением вероятности пробоя пленки окисла и возможности повреждения. 20Мбайтный полупроводниковый диск, изготовленный на основе микросхем 28F008SA, характеризуется средней наработкой на отказ в 33,3 миллиона часов¹, что в 333 раза выше аналогичного показателя эквивалентного механического НМД.

2.6. АВТОМАТИЧЕСКАЯ ЗАПИСЬ БАЙТА


Используя командный интерфейс пользователя CUI, регистр состояния и автомат записи WSM, 28F008SA обеспечивает встроенную реализацию алгоритма программирования короткими импульсами (Quick-Pulse programming algorithm), характерного для предшествующих версий микросхем флэш-памяти. За счет этого значительно упрощается системное программное обеспечение, а процессор взаимодействует с CUI и регистром состояния. Работа автомата WSM, внутренняя верификация и наличие высокого потенциала на входе V_{PP} находятся под контролем и отображаются через выход $R\bar{Y}/\bar{B}\bar{Y}$ и соответствующие биты регистра состояния. На рис. 2.7 представлен алгоритм системной программы для записи байта в микросхему 28F008SA. Вся последовательность действий выполняется при $V_{PP} = V_{PPH}$. Аварийный останов операции записи байта имеет место, когда сигнал на входе $\bar{P}\bar{W}\bar{D}$ переходит в состояние V_{IL} или когда V_{PP} падает до уровня V_{PPL} . Хотя автомат записи WSM при этом останавливается, байт данных уже частично записан до того, как запись была прервана. Для восстановления корректности данных требуется стирание блока.

¹ Допустим: 10Кбайт файл записывается каждые 10 минут (20Мбайт диск)/(10Кбайт файл) = 2000 записей файла до момента, когда понадобится стирание. (2000 записей файла) × (100000 циклов перезаписи для каждого блока 28F008SA) = 200 миллионов записей файла. $(200 \times 10^6 \text{ записей файла}) \times (10 \text{ мин/запись}) \times (1 \text{ ч}/60 \text{ мин}) = 33,3 \times 10^6 \text{ ч}$ — средняя наработка на отказ.



Операция на шине	Команда	Комментарий
Запись	Установка записи байта	Данные = 40H(10H) Адрес байта для записи
Запись	Запись байта	Записываемые данные Адрес байта для записи
Покой/ Чтение		Проверить $\overline{RY/BY}$ V_{OH} — готов, V_{OL} — занят или Прочитать Регистр состояния и проверить SR.7 1 — готов 0 — занят Переключить \overline{OE} или \overline{CE} для обновления содержимого реги- стра состояния
Повторить для остальных байтов Полная проверка состояния может выполняться после каждого байта или после последовательности байтов Записать FFH после операции записи последнего байта для зада- ния режима чтения массива		

ПРОЦЕДУРА ПОЛНОЙ ПРОВЕРКИ СОСТОЯНИЯ



Операция на шине	Команда	Комментарий
Чтение		ЦПУ может без дополнитель- ных команд читать содержимое регистра состояния, как в слу- чае показанного выше опроса готовности WSM
Покой		Проверить SR.3 1 — обнаружен низкий уровень V_{PP}
Покой		Проверить SR.4 1 — ошибка записи байта
Перед продолжением работы WSM бит SR.3 регистра состояния необходимо очистить, если он был установлен при попытке за- писи байта SR.4 очищается только командой Очистка регистра состояния, если перед полной проверкой состояния выполнена запись после- довательности байтов Если обнаружена ошибка, очистить регистр состояния перед по- пыткой повтора или другого восстановления работы после оши- бки		

Рис. 2.7. Алгоритм автоматической записи байта




Рис. 2.8. Алгоритм автоматического стирания блока




Рис. 2.9. Алгоритм приостановки стирания/
Продолжения стирания

2.7. АВТОМАТИЧЕСКОЕ СТИРАНИЕ БЛОКА

Аналогично программированию, алгоритм Быстрого Стирания (Quick-Erase algorithm) предыдущих флэш-устройств ф. Intel в 28F008SA реализован на самом кристалле, включая всю подготовку блока данных. Работа автомата записи WSM, результат стирания и наличие высокого уровня напряжения V_{pp} находятся под контролем и отображаются через выход RY/\overline{BY} и регистр состояния. Кроме того, если после команды Установка стирания в прибор записать любую команду кроме Подтверждение стирания, то биты СОСТОЯНИЕ СТИРАНИЯ и СОСТОЯНИЕ ЗАПИСИ БАЙТА в регистре состояния установятся в "1". При записи команд Установка стирания и Подтверждение стирания они должны быть записаны по адресу внутри адресного пространства стираемого блока. На рис. 2.8 приведена блок-схема алгоритма автоматического стирания блока.

На стирание одного блока требуется в среднем 1,6сек. Последовательность команд Приостановить стирание/Возобновить стирание позволяет приостановить операцию стирания на время чтения данных из других блоков, но не из стираемого. Блок-схема соответствующего алгоритма представлена на рис. 2.9.

Вся последовательность выполняется при $V_{pp} = V_{ppH}$. Если в процессе стирания сигнал \overline{PWD} перейдет в состояние V_{IL} или V_{pp} перейдет в состояние V_{ppL} , то процесс прервется. Блок данных, в результате, окажется частично стертым и потребуются повторное стирание, чтобы гарантированно очистить весь стираемый блок.

2.8. РЕКОМЕНДАЦИИ ПО ПРИМЕНЕНИЮ

2.8.1. Управление по трем входам

Микросхема 28F008SA ориентирована для применения в больших массивах памяти. В ней предусмотрены три управляющих входа (\overline{CE} , \overline{OE} и \overline{PWD}), облегчающие объединение нескольких микросхем в один массив памяти. Управление по трем линиям обеспечивает:

- а) минимально достижимый уровень рассеиваемой мощности;
- б) полную гарантию того, что не будет состязания за шину данных.

Для того, чтобы эффективно использовать эти управляющие входы, выходы системного дешифратора адреса должны быть подключены к входам \overline{CE} микросхем 28F008SA, а входы \overline{OE} всех микросхем памяти должны быть соединены и подключены к линии \overline{READ} системы. Такое включение гарантирует, что только у одной из микросхем памяти (у выбранной) будут активизированы выходные формирователи, а невыбранные микросхемы будут находиться в режиме хранения. И, наконец, все входы \overline{PWD} необходимо подключить к системному сбросу \overline{RESET} (или к V_{CC} , если режим микропотребления в системе не используется).

2.8.2. Опрос RY/\overline{BY} и Запись байта/Стирание блока

Вывод RY/\overline{BY} представляет из себя полный КМОП-выход, предназначенный для аппаратного определения окончания операций записи байта и стирания блока. Он переходит в низкое состояние с задержкой t_{WRL} после записи в 28F008SA последовательности команд для записи байта или стирания блока и возвращается в состояние V_{OH} после окончания выполнения автоматом записи WSM соответствующего внутреннего алгоритма.

RY/\overline{BY} может быть подключен ко входу прерывания системного ЦПУ или контроллера. Он постоянно активен и не переходит в третье состояние, если входы \overline{CE} или \overline{OE} 28F008SA подключены к потенциалу V_{IN} . RY/\overline{BY} находится в состоянии V_{OH} , когда микросхема 28F008SA находится в режиме приостановки стирания или в режиме микропотребления.

2.8.3. Развязка по питанию

Переключательные характеристики флэш-памяти требуют внимательного отношения к развязке микросхем по питанию. Разработчик аппаратуры должен контролировать три момента: уровень тока потребления в режиме хранения (I_{sb}), ток потребления в активном режиме (I_{cc}) и переходные броски, наводимые по переднему и заднему фронтам сигнала \overline{CE} . Значения переходных токов сильно зависят от емкостных и индуктивных нагрузок на выводах микросхемы. Управление по двум линиям (\overline{OE} и \overline{CE}) и правильный выбор развязывающих конденсаторов позволяют подавить переходные броски напряжения. Для каждой микросхемы между каждой шиной V_{CC} и GND и между V_{PP} и GND необходимо подключить керамические конденсаторы емкостью 0,1 мкФ. Эти высокочастотные низкоиндуктивные конденсаторы должны размещаться как можно ближе к корпусу микросхемы. Дополнительно на каждые 8 микросхем должен быть установлен электролитический конденсатор емкостью 4,7 мкФ между шинами V_{CC} и GND . Этот групповой конденсатор подключается в месте подвода питания к массиву флэш-памяти и предназначен для подавления шумов по шине питания, вызванных индуктивностью проводников печатной платы.

2.8.4. Трассировка V_{PP} по печатной плате

Процесс записи во флэш-память требует внимания со стороны разработчика печатной платы к трассировке шины V_{PP}. По входу V_{PP} ячейки памяти снабжаются током для записи и стирания. Требования к топологии шины V_{PP} в части её ширины и рисунка совпадают с аналогичными требованиями к шине V_{CC}. Адекватные приёмы по развязке гарантируют сглаживание бросков напряжения по шине V_{PP}.

2.8.5. Переключения V_{CC}, V_{PP}, \overline{PWD} и Командный интерфейс пользователя/Регистр состояния

Нормальное завершение операций записи байта и стирания блока не гарантирует, если V_{PP} падает ниже уровня V_{PPH}. Если бит СОСТОЯНИЕ V_{PP} в регистре состояния (SR.3) установлен в "1", то до того, как автомат записи WSM разрешит дальнейшие операции Запись байта/Стирание блока, в него необходимо подать команду Очистка регистра состояния. С другой стороны биты СОСТОЯНИЕ ЗАПИСИ БАЙТА (SR.4) или СОСТОЯНИЕ СТИРАНИЯ (SR.5) регистра состояния будут установлены в "1", если обнаружится ошибка. Падение сигнала \overline{PWD} до уровня V_{IL} во время записи байта и стирания блока также приводит к прекращению выполнения этих операций. В любом из рассмотренных случаев данные обновляются не полностью, поэтому соответствующую последовательность команд необходимо повторить после возобновления нормального функционирования микросхемы. При отключении питания и при падении \overline{PWD} до уровня V_{IL} регистр состояния сбрасывается в начальное состояние 80H.

Командный интерфейс пользователя запоминает во входных защёлках команды, записываемые в него системным программным обеспечением; содержимое защелок не изменяется в случае перепадов уровня V_{PP} или \overline{CE} и не зависит от функционирования WSM. При включении питания, после выхода из режима микропотребления или после того, как V_{CC} опустится ниже величины V_{LKO}, содержимое защелок командного интерфейса пользователя принимает значения, задающие режим чтения массива памяти.

По окончании записи байта или стирания блока, даже после того, как уровень V_{PP} переведен до значения V_{PPH}, командный интерфейс пользователя (CUI) должен быть установлен в режим чтения массива с помощью команды Чтение массива, если необходим доступ в память.

2.8.6. Защита при включении/выключении питания

В ИС 28F008SA предусмотрена аппаратная защита от случайных стираний блока или записи байта во время изменений напряжения питания. При включении питания микросхеме безразличен порядок включения источников V_{PP} и V_{CC}. Схемотехника 28F008SA в любом случае гарантирует переход командного интерфейса пользователя (CUI) в режим чтения массива при включении питания.

Разработчик аппаратуры должен предусмотреть защиту от случайной записи, когда V_{CC} превышает уровень V_{LKO}, если V_{PP} активен. Поскольку при записи команд в CUI сигналы WE и CE должны быть в состоянии низкого уровня, то поддержание любого из них на уровне V_{IN} предотвратит нежелательную запись. Архитектура CUI предоставляет дополнительный уровень защиты от искажения содержимого памяти, поскольку изменение возможно только при отработке последовательности из двух команд.

Наконец, микросхема логически отключена до тех пор, пока сигнал на входе \overline{PWD} не переведен в состояние V_{IN} вне зависимости от текущего состояния сигналов на других входах управления. Эта мера предоставляет дополнительный уровень защиты памяти.

2.8.7. Рассеиваемая мощность'

При проектировании портативных устройств разработчик должен заботиться об уровне расхода энергии батареи питания не только в активном, но и в холостом режимах. Энергонезависимость флэш-памяти продлевает срок службы батареи без подзаряда, поскольку 28F008SA вообще не потребляет энергии для хранения данных и программ при отключении питания.

Мало того, режим микропотребления 28F008SA обеспечивает предельно низкое энергопотребление даже в том случае, если питание подаётся. Например, портативные компьютеры и другие автономные системы, использующие 28F008SA в качестве полупроводникового диска, могут потреблять предельно низкую энергию, переводя вход \overline{PWD} в состояние V_{IL} . Если к микросхеме 28F008SA вновь требуется доступ, она готова к работе по прошествии времен t_{RQV} или t_{RWL} после установления \overline{PWD} в состояние V_{IN} . Более полная информация по записи и чтению приведена на рис. 2.10, 2.11, 2.12 и в таблицах динамических параметров.

ПРЕДЕЛЬНЫЕ ЗНАЧЕНИЯ ПАРАМЕТРОВ*

Рабочая температура

При чтении — от 0 °C до 70 °C⁽¹⁾

При стирании блока/записи байта — от 0 °C до 70 °C

Температура кристалла — от -10 °C до 80 °C

Напряжение на всех выводах

(кроме V_{CC} и V_{PP})

относительно вывода GND — от -2,0В до 7,0В⁽²⁾

Напряжение на выводе V_{PP}

относительно вывода GND

при стирании блока/записи байта — от 2,0В до 14,0В^(2, 3)

Напряжение питания V_{CC}

относительно вывода GND — от -2,0В до 7,0В⁽²⁾

Выходной ток короткого замыкания — 100мА⁽⁴⁾

Примечания:

1. Приведена рабочая температура приборов, предназначенных для коммерческого применения.
2. Минимальное постоянное напряжение на входах/выходах составляет -0,5В. При переключениях этот уровень этот уровень может достигать -2,0В на время менее 20нс. Максимальное постоянное напряжение на входах/выходах составляет $V_{CC} + 0,5В$ и при переключениях может достигать величины $V_{CC} + 2,0 В$ на время менее 20нс.
3. Максимальное постоянное напряжение на выводе V_{PP} может достигать величины +14,0В на время менее 20нс.
4. Действие тока короткого замыкания не должно превышать одной секунды и допускается не более чем по одному выводу микросхемы одновременно.

Допуск по напряжению питания V_{CC} для микросхем 28F008SA-90 и 28F008SA-120 составляет 10%, для микросхем 28F008SA-85 — 5%.

Предупреждение:

Параметры микросхем по мере расширения объемов производства постоянно уточняются. Перед окончанием разработки Вашего проекта свяжитесь с дистрибуторами фирмы Intel для уточнения характеристик используемых микросхем

*Предупреждение:

Превышение предельных значений параметров может вызвать отказ микросхем.

Не рекомендуется превышать "Условия эксплуатации", т. к. это может уменьшить надежность микросхем.

УСЛОВИЯ ЭКСПЛУАТАЦИИ

Обозначение	Параметр	Мин.	Макс.
$T_A, ^\circ\text{C}$	Рабочая температура	0	70
$V_{CC}, \text{В}$	Напряжение питания (10%)	4,50	5,50
$V_{CC}, \text{В}$	Напряжение питания (5%)	4,75	5,25

СТАТИЧЕСКИЕ ПАРАМЕТРЫ

Обозн.	Параметр	Прим.	Мин.	Тип.	Макс.	Ед.	Условия измерения
I_{LI}	Входной ток	1			$\pm 1,0$	мкА	$V_{CC} = V_{CC} \text{ Макс.}$ $V_{IN} = V_{CC} \text{ или GND}$
I_{LO}	Выходной ток утечки	1			± 10	мкА	$V_{CC} = V_{CC} \text{ Макс.}$ $V_{OUT} = V_{CC} \text{ или GND}$
I_{CCS}	V_{CC} ток хранения	1, 3, 6		1,0	2,0	мА	$V_{CC} = V_{CC} \text{ Макс.}, \overline{CE} = \overline{PWD} = V_{IN}$
				30	100	мкА	$V_{CC} = V_{CC} \text{ Макс.}$ $\overline{CE} = \overline{PWD} = V_{CC} \pm 0,2\text{В}$
I_{CCD}	V_{CC} ток микрopotребления	1, 6		0,20	1,2	мкА	$\overline{PWD} = \text{GND} \pm 0,2\text{В},$ $I_{OUT}(\text{RY/BY}) = 0\text{мА}$
I_{CCR}	V_{CC} ток чтения	1, 6		20	35	мА	$V_{CC} = V_{CC} \text{ Макс.}, \overline{CE} = \text{GND},$ $f = 8\text{МГц}, I_{OUT} = 0\text{мА}$ КМОП входы
				25	50	мА	$V_{CC} = V_{CC} \text{ Макс.}, \overline{CE} = V_{IL}$ $f = 8\text{МГц}, I_{OUT} = 0\text{мА}, \text{TTL входы}$
I_{CCW}	V_{CC} ток записи байта	1, 6		10	30	мА	Выполняется запись байта
I_{CCE}	V_{CC} ток стирания блока	1, 6		10	30	мА	Выполняется стирание блока
I_{CCES}	V_{CC} ток приостановки стирания	1, 2, 6		5	10	мА	Стирание блока задержано $\overline{CE} = V_{IN}$
I_{PPS}	V_{PP} ток хранения	1, 7		± 1	± 10	мкА	$V_{PP} \leq V_{CC}$
I_{PPD}	V_{PP} ток микрopotребления	1, 7		0,10	5,0	мкА	$\overline{PWD} = \text{GND} \pm 0,2\text{В}$
I_{PPR}	V_{PP} ток чтения	1, 7		90	200	мкА	$V_{PP} > V_{CC}$
I_{PPW}	V_{PP} ток записи байта	1, 7		10	30	мА	$V_{PP} = V_{PPH}$ Выполняется запись байта
I_{PPE}	V_{PP} ток стирания блока	1, 7		10	30	мА	$V_{PP} = V_{PPH}$ Выполняется стирание блока
I_{PPES}	V_{PP} ток приостановки стирания	1, 7		90	200	мкА	$V_{PP} = V_{PPH}$ Стирание блока задержано
V_{IL}	Входное напряжение низкого уровня		-0,5		0,8	В	

СТАТИЧЕСКИЕ ПАРАМЕТРЫ (Продолжение)

Обозн.	Параметр	Прим.	Мин.	Тип.	Макс.	Ед.	Условия измерения
V_{IH}	Входное напряжение высокого уровня		2,0		$V_{CC}+0,5$	В	
V_{OL}	Выходное напряжение низкого уровня	3			0,45	В	$V_{CC} = V_{CC\text{Мин}}, I_{OL} = 5,8\text{мА}$
V_{OH}	Выходное напряжение высокого уровня	3	2,4			В	$V_{CC} = V_{CC\text{Мин}}, I_{OH} = -2,5\text{мА}$
V_{PPL}	V_{PP} при нормальной работе	4	0,0		6,5	В	
V_{PRH}	V_{PP} при операциях записи/стирания		11,4	12,0	12,6	В	
V_{LKO}	V_{CC} напряжение блокировки записи/стирания		2,2			В	

ЕМКОСТИ⁽⁵⁾ $T_A = 25^\circ\text{C}$, $f = 1\text{МГц}$

Обозначение	Параметр	Тип.	Макс.	Условия
C_{IN} , пФ	Входная емкость	6	8	$V_{IN} = 0\text{В}$
C_{OUT} , пФ	Выходная емкость	8	12	$V_{OUT} = 0\text{В}$

Примечания:

1. Эти токи действительны для всех версий микросхем (корпусов и быстродействия). Типовые значения при $V_{CC} = 5,0\text{В}$, $V_{PP} = 12,0\text{В}$, $T = 25^\circ\text{C}$.
2. Ток I_{CCES} приведен для невыбранной микросхемы. При чтении микросхемы, находящейся в режиме приостановки стирания, ток потребления является суммой I_{CCES} и I_{CCR} .
3. Включая выход RY/BY.
4. Стирание блока/Запись байта запрещены при $V_{PP} = V_{PPL}$ и не гарантируются при напряжении на выводе V_{PP} между V_{PRH} и V_{PPL} .
5. Выборочные измерения, выборка не 100%.
6. Токи потребления от источника V_{CC} в указанных режимах работы микросхемы.
7. Токи потребления от источника V_{PP} в указанных режимах работы микросхемы.

ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ (Только для операций чтения)⁽¹⁾

Версии			28F008SA-85 ⁽⁴⁾		28F008SA-90 ⁽⁴⁾		28F008SA-120 ⁽⁴⁾	
Обозначение	Параметр	Прим.	Мин.	Макс.	Мин.	Макс.	Мин.	Макс.
t_{AVAV}	t_{RC}	Время цикла чтения, нс	85		90		120	
t_{AVQV}	t_{ACC}	Время выборки адреса, нс		85		90		120
t_{ELQV}	t_{CE}	Время выбора, нс	2	85		90		120
t_{PHQV}	t_{PWH}	Время выборки сигнала \overline{PWD} , нс		400		400		400
t_{GLQV}	t_{OE}	Время выборки сигнала \overline{OE} , нс	2	40		45		50

ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ (Только для операций чтения)⁽¹⁾ (Продолжение)

Версии			28F008SA-85 ⁽⁴⁾		28F008SA-90 ⁽⁴⁾		28F008SA-120 ⁽⁴⁾		
Обозначение		Параметр	Прим.	Мин.	Макс.	Мин.	Макс.	Мин.	Макс.
t _{ELQX}	t _{LZ}	Выход из высокоимпедансного состояния по сигналу $\overline{\text{CE}}$, нс	3	0		0		0	
t _{EHQZ}	t _{HZ}	Восстановление высокоимпедансного состояния после сигнала $\overline{\text{CE}}$, нс	3		55		55		55
t _{GLQX}	t _{OLZ}	Выход из высокоимпедансного состояния по сигналу $\overline{\text{OE}}$, нс	3	0		0		0	
t _{GHQZ}	t _{DF}	Восстановление высокоимпедансного состояния после сигнала $\overline{\text{OE}}$, нс	3		30		30		30
	t _{OH}	Задержка данных после изменения адреса, $\overline{\text{OE}}$ или $\overline{\text{CE}}$, нс	3	0		0		0	

ПРИМЕЧАНИЯ:

1. См. формы входных/выходных сигналов при измерении динамических параметров.
2. $\overline{\text{OE}}$ может быть задержан на время вплоть до $t_{\text{CE}} - t_{\text{OE}}$ после спада $\overline{\text{CE}}$, что не окажет влияния на величину t_{CE} .
3. Выборочные измерения, выборка не 100%.
4. См. формы входных/выходных сигналов и схемы нагрузки при изменении динамических характеристик.

ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ (Операции записи)⁽¹⁾

Версии			28F008SA-85 ⁽⁷⁾		28F008SA-90 ⁽⁷⁾		28F008SA-120 ⁽⁷⁾		
Обозначение		Параметр	Прим.	Мин.	Макс.	Мин.	Макс.	Мин.	Макс.
t _{AVAV}	t _{WC}	Время цикла записи, нс		85		90		120	
t _{PHWL}	t _{PS}	Восстановление высокого $\overline{\text{PWB}}$ до подачи низкого $\overline{\text{WE}}$, мкс	2	1		1		1	
t _{ELWL}	t _{CS}	Установка $\overline{\text{CE}}$ до подачи низкого $\overline{\text{WE}}$, нс		10		10		10	
t _{WLWH}	t _{WP}	Длительность сигнала $\overline{\text{WE}}$, нс		40		40		40	
t _{VPWH}	t _{VPS}	Установка V _{PP} до подачи высокого $\overline{\text{WE}}$, нс	2	100		100		100	
t _{AVWH}	t _{AS}	Установка адреса до подачи высокого $\overline{\text{WE}}$, нс	3	40		40		40	
t _{DVWH}	t _{DS}	Установка данных до подачи высокого $\overline{\text{WE}}$, нс	4	40		40		40	


ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ (Операции записи) ⁽¹⁾ (Продолжение)

Версии				28F008SA-85 ⁽⁷⁾		28F008SA-90 ⁽⁷⁾		28F008SA-120 ⁽⁷⁾	
Обозначение		Параметр	Прим.	Мин.	Макс.	Мин.	Макс.	Мин.	Макс.
t _{WHDX}	t _{DH}	Удержание данных после подачи высокого WE, нс		5		5		5	
t _{WHAХ}	t _{AH}	Удержание адреса после подачи высокого WE, нс		5		5		5	
t _{WHEN}	t _{CH}	Удержание CE после подачи высокого WE, нс		10		10		10	
t _{WHWL}	t _{WPH}	Длительность высокого уровня сигнала WE, нс		30		30		30	
t _{WHRL}		Подача высокого WE до установления низкого RY/BY, нс			100		100		100
t _{WHQV1}		Длительность операции записи байта, мкс	5, 6	6		6		6	
t _{WHQV2}		Длительность операции стирания блока, сек	5, 6	0,3		0,3		0,3	
t _{WHGL}		Восстановление перед чтением, мкс		0		0		0	
t _{QVVL}	t _{VPH}	Удержание V _{pp} после готовности данных в регистре состояния, перехода в высокий уровень RY/BY, нс	2, 6	0		0		0	

Примечания:


1. Динамические параметры чтения во время выполнения операций стирания или записи байта такие же, как и при операциях "чистого" чтения. См. динамические параметры для операций чтения.
2. Выборочные измерения, выборка не 100%.
3. Обратитесь к табл. 2.3 для определения допустимого A_{IN} в операциях записи байта или стирания блока.
4. Обратитесь к табл. 2.3 для определения допустимого D_{IN} в операциях записи байта или стирания блока.
5. Встроенный автомат записи WSM выполняет все системные функции по записи байта и стиранию блока стандартной флэш-памяти ф. Intel, включая программирование байта и проверку после программирования, подготовку блока к стиранию и проверку подготовки, стирание блока и проверку стирания.
6. Длительность записи байта и стирания блока измеряются по признакам $\text{SR.7} = 1$, $\text{RY}/\overline{\text{BY}} = V_{\text{OH}}$. V_{PP} должно удерживаться на уровне V_{PH} до определения успешности выполнения операции записи байта/стирания блока ($\text{SR.3/4/5} = 0$).
7. См. формы входных/выходных сигналов и схемы нагрузки при измерении динамических параметров.

ФОРМА ВХОДНЫХ/ВЫХОДНЫХ СИГНАЛОВ ПРИ ИЗМЕРЕНИИ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ⁽¹⁾



Тестовые входы управляются уровнями V_{OH} (2,4В_{ТТЛ}) для лог. "1" и V_{OL} (0,45В_{ТТЛ}) для лог. "0". Отсчет времени для входных сигналов начинается при V_{IH} (2,0В_{ТТЛ}) и V_{IL} (0,8В_{ТТЛ}). Отсчет времени выходных сигналов берется по уровням 2,0В и 0,8В. Времена фронтов нарастания и спада входных сигналов (от 10% до 90%) — менее 10нс


СХЕМА НАГРУЗКИ ПРИ ИЗМЕРЕНИИ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ



C_L — 100пФ, включая паразитные емкости


R_L — 3,3кОм

ФОРМА ВХОДНЫХ/ВЫХОДНЫХ СИГНАЛОВ ПРИ ИЗМЕРЕНИИ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ⁽²⁾



На вход подается 3,0В в качестве лог. "1" и 0,0В в качестве лог. "0". Отсчеты времени берутся по уровням 1,5В. Времена фронтов нарастания и спада входных сигналов (от 10% до 90%) — менее 10 нс

СХЕМА НАГРУЗКИ ПРИ ИЗМЕРЕНИИ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ



C_L — 30пФ, включая паразитные емкости

R_L — 3,3кОм

ПРИМЕЧАНИЯ:

1. Для микросхем 28F008SA-90 и 28F008SA-120.
2. Для микросхем 28F008SA-85




Рис. 2.10. Временные диаграммы операций чтения

39

ХАРАКТЕРИСТИКИ ОПЕРАЦИЙ "СТИРАНИЕ БЛОКА" И "ЗАПИСЬ БАЙТА"

Параметр	Прим.	28F008SA-85			28F008SA-90			28F008SA-120		
		Мин.	Тип. ⁽¹⁾	Макс.	Мин.	Тип. ⁽¹⁾	Макс.	Мин.	Тип. ⁽¹⁾	Макс.
Время стирания блока, сек	2		1,6	10		1,6	10		1,6	10
Время записи блока, сек	2		0,6	2,1		0,6	2,1		0,6	2,1

ПРИМЕЧАНИЯ:

1. 25°C, V_{PP} = 12,0В.

2. Исключаются функции системного уровня.

АЛЬТЕРНАТИВНЫЙ ВАРИАНТ ЗАПИСИ ПОД УПРАВЛЕНИЕМ СИГНАЛА \overline{CE} ⁽¹⁾

Версии				28F008SA-85 ⁽⁶⁾		28F008SA-90 ⁽⁶⁾		28F008SA-120 ⁽⁶⁾	
Обозначение	Параметр		Прим.	Мин.	Макс.	Мин.	Макс.	Мин.	Макс.
t _{AVAV}	t _{WC}	Время цикла записи, нс		85		90		120	
t _{PHL}	t _{PS}	Восстановление высокого \overline{PWD} до подачи низкого \overline{CE} , мкс	2	1		1		1	
t _{WLEL}	t _{WS}	Установка \overline{WE} до подачи низкого \overline{CE} , нс		0		0		0	
t _{ELEN}	t _{CP}	Длительность сигнала \overline{CE} , нс		50		50		50	
t _{VPH}	t _{VPS}	Установка V _{PP} до подачи высокого \overline{CE} , нс	2	100		100		100	
t _{AVEN}	t _{AS}	Установка адреса до подачи высокого \overline{CE} , нс	3	40		40		40	
t _{DVEN}	t _{DS}	Установка данных до подачи высокого \overline{CE} , нс	4	40		40		40	
t _{ENDX}	t _{DN}	Удержание данных после подачи высокого \overline{CE} , нс		5		5		5	
t _{ENAX}	t _{AN}	Удержание адреса после подачи высокого \overline{CE} , нс		5		5		5	
t _{ENWH}	t _{WN}	Удержание \overline{WE} после подачи высокого \overline{CE} , нс		0		0		0	
t _{ENEL}	t _{EPH}	Длительность высокого уровня сигнала \overline{CE} , нс		25		25		25	
t _{ENRL}		Подача высокого \overline{CE} до установления низкого $\overline{RY}/\overline{BY}$, нс			100		100		100
t _{ENVQ1}		Длительность операции записи байта, мкс	5	6		6		6	

АЛЬТЕРНАТИВНЫЙ ВАРИАНТ ЗАПИСИ ПОД УПРАВЛЕНИЕМ СИГНАЛА $\overline{CE}^{(1)}$ (Продолжение)

Версии				28F08SA-85 ⁽⁶⁾		28F008SA-90 ⁽⁶⁾		28F008SA-120 ⁽⁶⁾	
Обозначение		Параметр	Прим.	Мин.	Макс.	Мин.	Макс.	Мин.	Макс.
t _{ENVQ2}		Длительность операции стирания блока, сек	5	0,3		0,3		0,3	
t _{ENGL}		Восстановление перед чтением, мкс		0		0		0	
t _{QVVL}	t _{VRH}	Удержание V _{PP} после готовности данных в регистре состояния, перехода в высокий уровень RY/BY, нс	2, 5	0		0		0	

ПРИМЕЧАНИЯ:

1. Запись под управлением сигнала \overline{CE} : операции записи управляются комбинацией сигналов \overline{CE} и \overline{WE} , при которой длительность \overline{CE} меньше длительности \overline{WE} и сигнал \overline{CE} "вложен в сигнал \overline{WE} ". В этом случае запись производится по сигналу \overline{CE} , относительно которого берется отсчет временных параметров диаграмм записи. См. рис. 12 — Временные диаграммы альтернативного варианта записи.
2. Выборочные измерения, выборка не 100%.
3. Обратитесь к табл. 2.3 для определения допустимого A_{IN} в операциях записи байта или стирания блока.
4. Обратитесь к табл. 2.3 для определения допустимого D_{IN} в операциях записи байта или стирания блока.
5. Длительности записи байта и стирания блока измеряются по признакам $SR.7 = 1$, $RY/\overline{BY} = V_{OH}$. V_{PP} должно удерживаться на уровне V_{PRH} до определения успешности выполнения операции записи байта/стирания блока ($SR3/4/5 = 0$).
6. См. формы входных/выходных сигналов и схемы нагрузки при измерении динамических параметров.

ИНФОРМАЦИЯ ДЛЯ ЗАКАЗА

E 2 8 F 0 0 8 S A - 8 5											
КОРПУС						ВРЕМЯ ДОСТУПА (нс)					
E — Стандартный 40-выводный TSOP						85 нс					
F — реверсивный 40-выводный TSOP						90 нс					
PA — 44-выводный PSOP						120 нс					
ДОПУСТИМЫЕ КОМБИНАЦИИ											
E28F008SA-85				F28F008SA-85				PA28F008SA-85			
E28F008SA-90				F28F008SA-90				PA28F008SA-90			
E28F008SA-120				F28F008SA-120				PA28F008SA-120			




Рис. 2.12. Временные диаграммы альтернативного варианта записи

3. ИНТЕГРАЛЬНАЯ МИКРОСХЕМА 28F008SA-L

Основное отличие ИС 28F008SA-L от описанной в разделе 2 ИС 28F008SA состоит в том, что ИС 28F008SA-L может работать при пониженном напряжении питания $V_{CC} = 3,3В \pm 0,3В$. Ниже приводятся характерные черты ИС 28F008SA-L.

- **Высокоинтегрированная блочная архитектура**
 - Шестнадцать блоков по 64Кбайт каждый
- **Работа от низкого напряжения питания**
 - $3,3В \pm 0,3В$ или $5,0В \pm 10\%$
- **Расширенные возможности перепрограммирования**
 - 10000 циклов стирания блока
 - 160000 циклов стирания на микросхему
- **Автоматические запись байта и стирание блока**
- **Дополнительные сервисные средства**
 - Выход состояния $R\bar{Y}/B\bar{Y}$
 - Возможность приостановки стирания
- **Высокие характеристики по чтению**
 - 200нс максимальное время доступа
- **Режим микропотребления**
 - 0,20мкА типовое значение I_{CC}
- **Интерфейс, по записи совместимый со статическим ОЗУ**
- **Аппаратная защита данных**
 - Блокировка стирания/записи при недопустимых изменениях напряжения питания
- **Стандартные корпуса**
 - 40-выводной TSOP, 44-выводной PSOP
- **Технология энергонезависимой флэш-памяти ETOX™ III**
 - 12В источник для записи байта/стирания блока

ИС 28F008SA-L, FlashFile™ память емкостью 8Мбит фирмы Intel, является высокоинтегрированным энергонезависимым полупроводниковым запоминающим устройством, допускающим чтение, запись и электрическое стирание информации. Увеличенное число циклов перезаписи, симметричная блочная архитектура, малое время доступа, автоматика записи и низкое энергопотребление делают ИС 28F008SA-L альтернативой традиционным механическим накопителям на магнитных дисках, позволяя при этом получить преимущества в надежности, энергопотреблении, весе и технических характеристиках. 28F008SA-L приносит новые возможности в область портативных компьютеров, работающих от напряжения питания 3,3В. Операционные системы и прикладное программное обеспечение при размещении в резидентной флэш-памяти приобретают качества полной готовности к исполнению сразу после включения питания системы. Кроме того, резидентное программное обеспечение увеличивает срок службы системного батарейного питания и повышает надежность всего компьютера за счет сокращения числа обращений к дисковому накопителю.

В системах сбора данных СБИС 28F008SA-L может оказаться более дешевой и надежной альтернативой системе СОЗУ + батарейка. В традиционных областях применения для встроенных систем управления, таких как область телекоммуникации аппаратуры, СБИС 28F008SA-L эффективна благодаря своей энергонезависимости, блочной архитектуре и простоте обновления встроенного программного обеспечения.

28F008SA-L поставляется в 40-выводном (стандартном и с реверсивным ходом ножек) TSOP и 44-выводном PSOP корпусах. Расположение внешних выводов упрощает разводку платы при использовании нескольких корпусов флэш-памяти. Микросхема оснащена командным интерфейсом пользователя (CUI) и управляющим автоматом, упрощающими стирание блоков и запись байтов. Карта распределения памяти СБИС 28F008SA-L состоит из 16 независимо стираемых блоков емкостью 64Кбайт каждый.

КМОП-схемотехника фирмы Intel обеспечивает пониженное потребление и высокую помехозащищенность СБИС 28F008SA-L. Время доступа, равное 200нс, показывает степень превосходства флэш-памяти по сравнению с магнитными носителями информации. Для портативных компьютеров, ручного инструмента и прочих областей применения, критичных к уровню потребления, важен имеющийся у микросхем 28F008SA-L режим микропотребления (deep powerdown mode), при котором энергопотребление снижается до 0,66мкВт (типовое значение) во всем диапазоне напряжений питания Vcc. Наличие специального входа управления энергопотреблением PWD (POWERDOWN) гарантирует абсолютную защиту корректности хранимых данных при включении/выключении питания.

Производимые по 0,8мкм технологии ЕТОХ™III фирмы Intel, микросхемы 28F008SA-L обеспечивают высочайшее качество, надежность и экономическую эффективность изделий.

3.1. КРАТКАЯ СПРАВКА

28F008SA-L — высокопроизводительная память емкостью 8Мбит (8.388.608 бит) с организацией 1М × 8. Шестнадцать блоков по 64Кбайт (65.536 байт) каждый — такова структура накопителя 28F008SA. Карта распределения памяти СБИС показана на рис. 3.5. Операция стирания блока производит стирание одного из шестнадцати блоков за 2,0 секунды (типовое значение). Стирание каждого блока выполняется независимо от остальных блоков памяти микросхемы. Каждый блок может вы-

держат гарантированно 10000 циклов стирания и записи. Режим приостановки стирания позволяет системному программному обеспечению приостанавливать стирание блока на время чтения данных или программ из других блоков 28F008SA-L.

28F008SA-L поставляется в 40-выводных корпусах типа TSOP (Thin Small Outline, толщина 1,2мм) и 44-выводных корпусах типа PSOP (Plastic Small Outline). Схема расположения выводов приведена на рис. 3.2 и рис. 3.4.

Командный интерфейс пользователя (CUI, Command User Interface) выполняет роль интерфейса между микропроцессором или микроконтроллером и внутренними операциями 28F008SA-L.

Автоматика записи байта и стирания блока позволяет записывать байт и стирать блок, используя двухтактную командную последовательность, посылаемую в командный интерфейс пользователя. Внутренний автомат записи (WSM, Write State Machine) автоматически выполняет алгоритм записи байта и стирания блока с последующей верификацией результата, освобождая от этих рутинных операций ресурсы микропроцессора или микроконтроллера. Запись данных в память производится побайтно с типовым временем 11мкс. Типовой ток потребления при записи байта и стирании блока I_{pp} равен 10мА, максимальный — 30мА. Напряжение записи байта и стирания блока V_{pp} лежит в диапазоне от 11,4В до 12,6В.

Регистр состояния хранит информацию о состоянии автомата записи WSM и служит для контроля корректности операций записи байта или стирания блока.

Выходной сигнал RY/\overline{BY} (READY/BUSY) является дополнительным индикатором активности WSM, обеспечивая окружающую аппаратуру информацией о его состоянии, а также может использоваться для маскирования по состоянию (например, для маскирования прерывания на время выполнения операции стирания). Опрос состояния выхода RY/\overline{BY} позволяет максимально разгрузить ЦПУ и снизить энергопотребление. Сигнал RY/\overline{BY} в состоянии низкого уровня свидетельствует о том, что WSM выполняет стирание блока или запись байта. В состоянии высокого уровня он свидетельствует о том, что WSM готов к приему новой команды, стирание блока приостановлено, либо о том, что микросхема находится в режиме микропотребления.

Максимальное время доступа составляет 200нс (время выборки адреса t_{acc}) во всем коммерческом диапазоне температуры окружающей среды (от 0°C до 70°C) и во всем допустимом диапазоне напряжений питания (от 3,0В до 3,6В либо от 4,5В до 5,5В). Ток потребления в активном режиме I_{cc} (чтение при входных сигналах КМОП-уровня) обычно составляет 5мА, а максимально — 12мА на частоте 5МГц при напряжении питания $3,3В \pm 0,3В$.

При подключении внешних выводов \overline{CE} и \overline{PWD} к V_{cc} ток потребления не превышает 100мкА.

Режим микропотребления вводится при подаче на вход \overline{PWD} напряжения GND, обеспечивая пониженное потребление и защиту от записи. Ток потребления в этом режиме равен 0,20мкА (типичное значение). От момента перехода сигнала \overline{PWD} в состояние высокого уровня до момента появления корректных данных на выходных буферах микросхемы требуется время не менее 500нс. С другой стороны, 28F008SA-L требует времени не менее 1мкс от момента перехода сигнала \overline{PWD} в состояние высокого уровня до готовности микросхемы к записи новой команды в командный интерфейс пользователя CUI.

Если на вход \overline{PWD} подан сигнал GND, то WSM устанавливается в исходное состояние, а регистр состояния очищается.

3.2. ГАРАНТИИ МНОГОКРАТНОЙ ЗАПИСИ/СТИРАНИЯ

В рамках своей технологии ETOX Intel добился существенного расширения возможности многократной перезаписи для микросхем флэш-памяти. 28F008SA-L гарантированно обеспечивает не менее 10000 циклов записи байта/стирания блока для каждого из шестнадцати 64Кбайтных блоков. Низкие потенциалы полей, улучшенное качество окислов и минимальная площадь окисла под каждой ячейкой способствуют туннелированию электрического поля в совокупности с уменьшением вероятности пробоя пленки окисла и возможности повреждения. 20Мбайтный полупроводниковый диск, изготовленный на основе микросхем 28F008SA-L, характеризуется средней наработкой на отказ в 3,33 миллиона часов¹, что в 33 раза выше аналогичного показателя эквивалентного механического НМД.

3.3. ПРИНЦИПЫ ФУНКЦИОНИРОВАНИЯ. РАБОТА ШИНЫ. ОПИСАНИЕ КОМАНД. АВТОМАТИЧЕСКАЯ ЗАПИСЬ БАЙТА. АВТОМАТИЧЕСКОЕ СТИРАНИЕ БЛОКА. РЕКОМЕНДАЦИИ ПО ПРИМЕНЕНИЮ

Устройство и режимы работы ИС 28F008SA-L идентичны устройству и режимам работы ИС 28F008SA.

При чтении идентификатора в качестве кода микросхемы 28F008SA-L выдается A1H. Во всем остальном текстовое описание, приведенное в разделе 2 для 28F008SA, в полной мере является также описанием 28F008SA-L, хотя статические и динамические параметры этих микросхем существенно отличаются.

Ниже приводятся полный графический материал и таблицы параметров для ИС 28F008SA-L.

Таблица 3.1. Назначение выводов

Обозначение	Тип	Наименование и функциональное назначение
A0-A19	вход	Адрес ячейки памяти. При записи адрес записывается во внутренний регистр.
DQ0-DQ7	вход/выход	Данные: входные данные и команды для CUI в циклах записи; выходные данные в режиме чтения области памяти, регистра состояния и идентификатора. Находятся в 3-ем состоянии, когда устройство не выбрано или когда выходы запрещены. В режиме записи данные защелкиваются во входных цепях микросхемы.
\overline{CE}	вход	Выбор кристалла: активизирует схему управления, входные буферы, дешифраторы и усилители. Сигнал \overline{CE} активен в состоянии низкого уровня, в состоянии высокого уровня выбор кристалла отсутствует и потребление снижается до уровня режима хранения.
\overline{PWD}	вход	Снижение потребления: переводит прибор в режим микропотребления. \overline{PWD} активен в состоянии низкого уровня, в состоянии высокого уровня обеспечивает нормальное функционирование. В состоянии низкого уровня \overline{PWD} также блокирует стирание и запись, защищая данные при отключениях питания.

¹ Допустим: 10Кбайт файл записывается каждые 10 минут (20Мбайт диск) / (10Кбайт файл) = 2000 записей файла до момента, когда понадобится стирание. (2000 записей файла) × (10000 циклов перезаписи для каждого блока 28F008SA-L) = 20 миллионов записей файла. (20 × 10⁶ записей файла) × (10мин/запись) × (1ч/60мин) = 3,3 × 10⁶ч — средняя наработка на отказ

Таблица 3.1. Назначение выводов (Продолжение)

\overline{OE}	вход	Разрешение выхода: подготавливает выходные буферы к выдаче данных в циклах чтения. Активен в состоянии низкого уровня.
\overline{WE}	вход	Разрешение записи: управляет записью в CUI и в память. \overline{WE} активен в состоянии низкого уровня. Адреса и данные фиксируются по нарастающему фронту импульса \overline{WE} .
RY/\overline{BY}	выход	Готово/Занято: показывает состояние WSM. В состоянии низкого уровня указывает, что WSM выполняет стирание блока или запись байта. В состоянии высокого уровня указывает, что WSM готов к приему новой команды, что стирание блока приостановлено или что прибор находится в режиме микропотребления. Сигнал RY/\overline{BY} постоянно активен, не имеет третьего состояния, даже если прибор не выбран или если выдача данных запрещена.
V_{PP}		Напряжение источника для стирания блока/записи байта: для стирания блоков массива памяти или записи байтов в каждый блок. Примечание: если $V_{PP} < V_{PPLMAX}$, то изменить данные невозможно.
V_{CC}		Напряжение источника питания: $3,3V \pm 0,3V$ или $5V \pm 10\%$
GND		Корпус




Рис. 3.1. Структурная схема




Рис. 3.2. Расположение выводов для корпуса TSOP




Рис. 3.3. Трассировка серпантинном для корпусов TSOP

ПРИМЕЧАНИЯ:

1. Подключить выводы V_{CC} и GND каждой микросхемы к системным шинам питания и земли. НЕ ОСТАВЛЯТЬ входы V_{CC} и GND неподключенными.




Рис. 3.4. Расположение выводов для корпуса PSOP

FFFFF	БЛОК 64 КБАЙТ
F0000	БЛОК 64 КБАЙТ
EFFFF	БЛОК 64 КБАЙТ
E0000	БЛОК 64 КБАЙТ
DFFFF	БЛОК 64 КБАЙТ
D0000	БЛОК 64 КБАЙТ
CFFFF	БЛОК 64 КБАЙТ
C0000	БЛОК 64 КБАЙТ
BFFFF	БЛОК 64 КБАЙТ
B0000	БЛОК 64 КБАЙТ
AFFFF	БЛОК 64 КБАЙТ
A0000	БЛОК 64 КБАЙТ
9FFFF	БЛОК 64 КБАЙТ
90000	БЛОК 64 КБАЙТ
8FFFF	БЛОК 64 КБАЙТ
80000	БЛОК 64 КБАЙТ
7FFFF	БЛОК 64 КБАЙТ
70000	БЛОК 64 КБАЙТ
6FFFF	БЛОК 64 КБАЙТ
60000	БЛОК 64 КБАЙТ
5FFFF	БЛОК 64 КБАЙТ
50000	БЛОК 64 КБАЙТ
4FFFF	БЛОК 64 КБАЙТ
40000	БЛОК 64 КБАЙТ
3FFFF	БЛОК 64 КБАЙТ
30000	БЛОК 64 КБАЙТ
2FFFF	БЛОК 64 КБАЙТ
20000	БЛОК 64 КБАЙТ
1FFFF	БЛОК 64 КБАЙТ
10000	БЛОК 64 КБАЙТ
0FFFF	БЛОК 64 КБАЙТ
00000	БЛОК 64 КБАЙТ

Рис. 3.5. Карта распределения памяти

Таблица 3.2. Таблица истинности для операций на шине

Режим	Прим.	$\overline{\text{PWD}}$	$\overline{\text{CE}}$	$\overline{\text{OE}}$	$\overline{\text{WE}}$	A_0	V_{PP}	DQ_{0-7}	RY/\overline{BY}
Чтение	1, 2, 3	V_{IH}	V_{IL}	V_{IL}	V_{IH}	X	X	D_{OUT}	X
Запрет выдачи	3, 6	V_{IH}	V_{IL}	V_{IH}	V_{IH}	X	X	Z	X
Хранение	3, 6	V_{IH}	V_{IH}	X	X	X	X	Z	X
Микропотребление	6	V_{IL}	X	X	X	X	X	Z	V_{OH}
Идентификатор (производитель)		V_{IH}	V_{IL}	V_{IL}	V_{IH}	V_{IL}	X	89H	V_{OH}
Идентификатор (прибор)		V_{IH}	V_{IL}	V_{IL}	V_{IH}	V_{IH}	X	A1H	V_{OH}
Запись	3, 4, 5	V_{IH}	V_{IL}	V_{IH}	V_{IL}	X	X	D_{IN}	X

1. См. таблицу статических параметров. При $V_{PP} = V_{PPL}$ возможно только чтение содержимого памяти. Запись и стирание при $V_{PP} = V_{PPL}$ невозможны.
2. "X" — произвольное состояние: V_{IL} и V_{IH} для выводов управления и адреса; V_{PPL} или V_{PPH} для вывода V_{PP} . См. таблицу статических и динамических параметров для напряжений V_{PPL} и V_{PPH} .
3. RY/\overline{BY} находятся в состоянии V_{OL} , когда автомат записи WSM выполняет внутренние алгоритмы стирания блока или записи байта. RY/\overline{BY} находится в состоянии V_{OH} , когда WSM не занят, а также в режиме приостановки стирания и в режиме микропотребления.
4. Запись команд, предполагающих стирание блока или запись байта, имеет смысл только при $V_{PP} = V_{PPH}$.
5. Обратитесь к таблице 3 для уточнения допустимых значений D_{IN} в операциях записи.
6. "Z" — высокоимпедансное состояние.

Таблица 3.3. Список команд

Команда	Кол-во циклов шины	Прим.	Первый цикл шины			Второй цикл шины		
			Операция	Адрес	Данные	Операция	Адрес	Данные
Чтение массива/Сброс	1	1	Запись	X	FFH			
Идентификатор	3	2, 3, 4	Запись	X	90H	Чтение	IA	IID
Чтение регистра состояния	2	3	Запись	X	70H	Чтение	X	SRD
Очистка регистра состояния	1		Запись	X	50H			
Установка стирания/Подтверждение стирания	2	2	Запись	BA	20H	Запись	BA	D0H
Приостановить стирание/Возобновить стирание	2		Запись	X	B0H	Запись	X	D0H
Установка записи байта/Запись	2	2, 3, 5	Запись	WA	40H	Запись	WA	WD
Альтернативная Установка записи байта/Запись	2	2, 3, 5	Запись	WA	10H	Запись	WA	WD

ПРИМЕЧАНИЯ:

1. Таблица истинности для операций на шине приведена в табл. 3.2.
2. IA – Адрес идентификатора: 00H для кода производителя, 01H для кода прибора.
BA – Адрес внутри подлежащего стиранию блока.
WA – Адрес ячейки памяти, в которую следует записать байт.
3. SRD – данные, считываемые из регистра состояния. См. таблицу 3.4, описывающую биты регистра состояния.
WD – Данные, записываемые в ячейку памяти с адресом WA. Данные защелкиваются по нарастающему фронту сигнала WE.
- IID – Данные, считываемые из идентификатора.
4. Две операции чтения, выполненные после записи команды Идентификатор, считывают код производителя и код прибора.
5. Как 40H, так и 10H воспринимаются WSM в качестве кода команды Установка записи байта.
6. Коды команд, отличные от приведенных в таблице 3.3, зарезервированы под дальнейшее развитие и не должны использоваться.

Таблица 4. Формат регистра состояния

WSMS	ESS	ES	BWS	VPPS	R	R	R
7	6	5	4	3	2	1	0

SR.7 — СОСТОЯНИЕ WSM (WRITE STATE MASHINE STATUS)

- 1 — Готов
- 0 — Занят

SR.6 — ПРИОСТАНОВКА СТИРАНИЯ (ERASE SUSPEND STATUS)

- 1 — Стирание приостановлено
- 0 — стирание выполняется/закончено

SR.5 — СОСТОЯНИЕ СТИРАНИЯ (ERASE STATUS)

- 1 — Ошибка при стирании блока
- 0 — Успешное стирание блока

SR.4 — СОСТОЯНИЕ ЗАПИСИ БАЙТА (BYTE WRITE STATUS)

- 1 — Ошибка при записи байта
- 0 — Успешная запись байта

SR.3 — СОСТОЯНИЕ V_{PP} (V_{PP} STATUS)

- 1 — Обнаружен низкий уровень V_{PP}; прерывание операции
- 0 — V_{PP} в норме

SR.2 - SR.0 — ЗАРЕЗЕРВИРОВАНЫ ПОД ДАЛЬНЕЙШЕЕ РАЗВИТИЕ. Эти биты необходимо маскировать при чтении регистра состояния

ПРИМЕЧАНИЯ:

При выполнении операций записи байта или стирания блока вывод $\overline{RY}/\overline{BY}$ или бит WSMS регистра состояния должны проверяться в первую очередь для определения окончания записи байта или стирания блока и только после этого проверяются биты BWS или ES регистра состояния для определения успешности выполнения указанных операций.

Если при попытке стирания блока в регистре состояния установлены в "1" одновременно биты BWS и ES, это значит, что была подана неправильная последовательность команд. Повторить операцию вновь.

Если бит VPPS установился в состояние "1", регистр состояния должен быть очищен до возобновления попыток выполнения операций записи байта или стирания блока.

Бит VPPS, в отличие от аналого-цифрового преобразователя, не обеспечивает непрерывной индикации уровня напряжения V_{PP}. WSM проверяет уровень V_{PP} только после того, как введена последовательность команд записи байта или стирания блока и информирует систему, если V_{PP} не подключено. Состояние VPPS не гарантируется, когда уровень напряжения на выводе V_{PP} находится между V_{PP1} и V_{PPH}.




Рис. 3.7. Алгоритм автоматической записи байта




Рис. 3.8. Алгоритм автоматического стирания блока




Рис. 3.9. Алгоритм приостановки стирания/
продолжения стирания

ПРЕДЕЛЬНЫЕ ЗНАЧЕНИЯ ПАРАМЕТРОВ*

Рабочая температура

При чтении — от 0 °C до 70 °C⁽¹⁾

При стирании блока/записи байта — от 0 °C до 70 °C

Температура кристалла — от -10 °C до 80 °C

Напряжение на всех выводах

(кроме V_{CC} и V_{PP})

относительно вывода GND — от -2,0В до 7,0В⁽²⁾

Напряжение на выводе V_{PP}

относительно вывода GND

при стирании блока/записи байта — от 2,0В до 14,0В^(2, 3)

Напряжение питания V_{CC}

относительно вывода GND — от -2,0В до 7,0В⁽²⁾

Выходной ток короткого замыкания — 100мА⁽⁴⁾

Примечания:

1. Приведена рабочая температура приборов, предназначенных для коммерческого применения.

2. Минимальное постоянное напряжение на входах/выходах составляет -0,5В. При переключениях этот уровень этот уровень может достигать -2,0В на время менее 20нс. Максимальное постоянное напряжение на входах/выходах составляет V_{CC} + 0,5В и при переключениях может достигать величины V_{CC} + 2,0 В на время менее 20нс.

3. Максимальное постоянное напряжение на выводе V_{PP} может достигать величины +14,0В на время менее 20нс.

4. Действие тока короткого замыкания не должно превышать одной секунды и допускается не более чем по одному выводу одновременно.

Динамические параметры справедливы для обоих диапазонов V_{CC}. См. таблицы динамических параметров для каждого диапазона V_{CC}.

Предупреждение:

Параметры микросхем по мере расширения объемов производства постоянно уточняются. Перед окончанием разработки Вашего проекта свяжитесь с дистрибуторами фирмы Intel для уточнения характеристик используемых микросхем.

*Предупреждение:

Превышение предельных значений параметров может вызвать отказ микросхем.

Не рекомендуется превышать "Условия эксплуатации, т. к. это может уменьшить надежность микросхем."

УСЛОВИЯ ЭКСПЛУАТАЦИИ

Обозначение	Параметр	Мин.	Макс.
T _A , °C	Рабочая температура	0	70
V _{CC} , В	Напряжение питания	3,00	3,60
V _{CC} , В	Напряжение питания	4,50	5,50

ЕМКОСТИ⁽⁵⁾ T_A = 25°C, f = 1МГц

Обозначение	Параметр	Тип.	Макс.	Условия
C _{IN} , пФ	Входная емкость	6	8	V _{IN} = 0В
C _{OUT} , пФ	Выходная емкость	8	12	V _{OUT} = 0В

СТАТИЧЕСКИЕ ПАРАМЕТРЫ $V_{CC}=3,3В \pm 0,3В$

Обозн.	Параметр	Прим.	Мин.	Тип.	Макс.	Ед.	Условия измерения
I_{LI}	Входной ток	1			$\pm 0,5$	мкА	$V_{CC} = V_{CC} \text{ Макс,}$ $V_{IN} = V_{CC} \text{ или GND}$
I_{LO}	Выходной ток утечки	1			$\pm 0,5$	мкА	$V_{CC} = V_{CC} \text{ Макс,}$ $V_{OUT} = V_{CC} \text{ или GND}$
I_{CCS}	V_{CC} ток хранения	1, 3, 6		20	50	мкА	$V_{CC} = V_{CC} \text{ Макс,}$ $\overline{CE} = \overline{PWD} = V_{CC} \pm 0,2В$
				30	100	мкА	$V_{CC} = V_{CC} \text{ Макс,}$ $\overline{CE} = \overline{PWD} = V_{IH}$
I_{CCD}	V_{CC} ток микропотребления	1, 6		0,20	1,0	мкА	$\overline{PWD} = \text{GND} \pm 0,2В,$ $I_{OUT} (RY/BY) = 0мА$
I_{CCR}	V_{CC} ток чтения	1, 6		5	12	мА	$V_{CC} = V_{CC} \text{ Макс, } \overline{CE} = \text{GND,}$ $f = 5МГц, I_{OUT} = 0мА$ КМОП входы
				5	12	мА	$V_{CC} = V_{CC} \text{ Макс, } \overline{CE} = V_{IL}$ $f = 5МГц, I_{OUT} = 0мА, \text{ TTL входы}$
I_{CCW}	V_{CC} ток записи байта	1, 6		6	18	мА	Выполняется запись байта
I_{CCE}	V_{CC} ток стирания блока	1, 6		6	18	мА	Выполняется стирание блока
I_{CCES}	V_{CC} ток приостановки стирания	1, 2, 6		3	6	мА	Стирание блока задержано, $\overline{CE} = V_{IH}$
I_{PPS}	V_{PP} ток хранения	1, 7		± 1	± 10	мкА	$V_{PP} \leq V_{CC}$
I_{PPD}	V_{PP} ток микропотребления	1, 7		0,10	5,0	мкА	$\overline{PWD} = \text{GND} \pm 0,2В$
I_{PPR}	V_{PP} ток чтения	1, 7		90	200	мкА	$V_{PP} > V_{CC}$
I_{PPW}	V_{PP} ток записи байта	1, 7		10	30	мА	$V_{PP} = V_{PPH}$ Выполняется запись байта
I_{PPE}	V_{PP} ток стирания блока	1, 7		10	30	мА	$V_{PP} = V_{PPH}$ Выполняется стирание блока
I_{PPES}	V_{PP} ток приостановки стирания	1, 7		90	200	мкА	$V_{PP} = V_{PPH}$ Стирание блока задержано
V_{IL}	Входное напряжение низкого уровня		-0,5		0,6	В	
V_{IH}	Входное напряжение высокого уровня		2,0		$V_{CC} + 0,5$	В	
V_{OL}	Выходное напряжение низкого уровня	3			0,4	В	$V_{CC} = V_{CC} \text{ Мин, } I_{OL} = 2мА$
V_{OH}	Выходное напряжение высокого уровня	3	2,4			В	$V_{CC} = V_{CC} \text{ Мин, } I_{OH} = -2мА$

СТАТИЧЕСКИЕ ПАРАМЕТРЫ $V_{CC}=3,3В \pm 0,3В$ (Продолжение)

Обозн.	Параметр	Прим.	Мин.	Тип.	Макс.	Ед.	Условия измерения
V_{PPL}	V_{PP} при нормальной работе	4	0,0		6,5	В	
V_{PRH}	V_{PP} при операциях записи/стирания		11,4	12,0	12,6	В	
V_{LKO}	V_{CC} напряжение блокировки записи/стирания		2,2			В	

Примечания:

1. Эти токи действительны для всех версий микросхем (корпусов и быстродействия). Типовые значения при $V_{CC} = 3,3В$, $V_{PP} = 12,0В$, $T = 25^\circ C$.
2. Ток I_{CCES} приведен для невыбранной микросхемы. При чтении микросхемы, находящейся в режиме приостановки стирания, ток потребления является суммой I_{CCES} и I_{CCR} .
3. Включая выход RY/\overline{BY} .
4. Стирание блока/запись байта запрещены при $V_{PP} = V_{PPL}$ и не гарантируются при напряжении на V_{PP} между V_{PRH} и V_{PPL} .
5. Выборочные измерения, выборка не 100%.
6. Токи потребления от источника V_{CC} в указанных режимах работы микросхемы.
7. Токи потребления от источника V_{PP} в указанных режимах работы микросхемы.

СТАТИЧЕСКИЕ ПАРАМЕТРЫ $V_{CC} = 5,0В \pm 10\%$

Обозн.	Параметр	Прим.	Мин.	Тип.	Макс.	Ед.	Условия измерения
I_{LI}	Входной ток	1			$\pm 1,0$	мкА	$V_{CC} = V_{CC} \text{ Макс,}$ $V_{IN} = V_{CC} \text{ или GND}$
I_{LO}	Выходной ток утечки	1			± 10	мкА	$V_{CC} = V_{CC} \text{ Макс,}$ $V_{OUT} = V_{CC} \text{ или GND}$
I_{CCS}	V_{CC} ток хранения	1, 3, 5		1,0	2,0	мА	$V_{CC} = V_{CC} \text{ Макс, } \overline{CE} = \overline{PWD} = V_{IN}$
				30	100	мкА	$V_{CC} = V_{CC} \text{ Макс,}$ $\overline{CE} = \overline{PWD} = V_{CC} \pm 0,2В$
I_{CCD}	V_{CC} ток микропотребления	1, 5		0,20	1,2	мкА	$\overline{PWD} = \text{GND} \pm 0,2В,$ $I_{OUT}(RY/\overline{BY}) = 0\text{мА}$
I_{CCR}	V_{CC} ток чтения	1, 5		20	35	мА	$V_{CC} = V_{CC} \text{ Макс, } \overline{CE} = \text{GND,}$ $f = 5\text{МГц, } I_{OUT} = 0\text{мА}$ КМОП входы
				25	50	мА	$V_{CC} = V_{CC} \text{ Макс, } \overline{CE} = V_{IL}$ $f = 5\text{МГц, } I_{OUT} = 0\text{мА, TTL входы}$
I_{CCW}	V_{CC} ток записи байта	1, 5		10	30	мА	Выполняется запись байта
I_{CCE}	V_{CC} ток стирания блока	1, 5		10	30	мА	Выполняется стирание блока
I_{CCES}	V_{CC} ток приостановки стирания	1, 2, 5		5	10	мА	Стирание блока задержано, $\overline{CE} = V_{IN}$
I_{PPS}	V_{PP} ток хранения	1, 6		± 1	± 10	мкА	$V_{PP} \leq V_{CC}$
I_{PPD}	V_{PP} ток микропотребления	1, 6		0,10	5,0	мкА	$\overline{PWD} = \text{GND} \pm 0,2В$

СТАТИЧЕСКИЕ ПАРАМЕТРЫ $V_{CC} = 5,0В \pm 10\%$ (Продолжение)

Обозн.	Параметр	Прим.	Мин.	Тип.	Макс.	Ед.	Условия измерения
I_{PPR}	V_{PP} ток чтения	1, 6		90	200	мкА	$V_{PP} > V_{CC}$
I_{PPW}	V_{PP} ток записи байта	1, 6		10	30	мА	$V_{PP} = V_{PPH}$ Выполняется запись байта
I_{PPE}	V_{PP} ток стирания блока	1, 6		10	30	мА	$V_{PP} = V_{PPH}$ Выполняется стирание блока
I_{PPES}	V_{PP} ток приостановки стирания	1, 6		90	200	мкА	$V_{PP} = V_{PPH}$ Стирание блока задержано
V_{IL}	Входное напряжение низкого уровня		-0,5		0,8	В	
V_{IH}	Входное напряжение высокого уровня		2,0		$V_{CC} + 0,5$	В	
V_{OL}	Выходное напряжение низкого уровня	3			0,45	В	$V_{CC} = V_{CC\text{Мин}}$, $I_{OL} = 5,8\text{мА}$
V_{OH}	Выходное напряжение высокого уровня	3	2,4			В	$V_{CC} = V_{CC\text{Мин}}$, $I_{OH} = -2,5\text{мА}$
V_{PPL}	V_{PP} при нормальной работе	4	0,0		6,5	В	
V_{PPH}	V_{PP} при операциях записи/стирания		11,4	12,0	12,6	В	
V_{LKO}	V_{CC} напряжение блокировки записи/стирания		2,2			В	

Примечания:

1. Эти токи действительны для всех версий микросхем (корпусов и быстродействия). Типовые значения при $V_{CC} = 5,0В$, $V_{PP} = 12,0В$, $T = 25^\circ\text{C}$.
2. Ток I_{CCES} приведен для невыбранной микросхемы. При чтении микросхемы, находящейся в режиме приостановки стирания, ток потребления является суммой I_{CCES} и I_{CCR} .
3. Включая выход RY/\overline{BY} .
4. Стирание блока/Запись байта запрещены при $V_{PP} = V_{PPL}$ и не гарантируются при напряжении на выводе V_{PP} между V_{PPH} и V_{PPL} .
5. Токи потребления от источника V_{CC} в указанных режимах работы микросхемы.
6. Токи потребления от источника V_{PP} в указанных режимах работы микросхемы.

ХАРАКТЕРИСТИКИ ОПЕРАЦИЙ "СТИРАНИЕ БЛОКА" И "ЗАПИСЬ БАЙТА" $V_{CC} = 3,3В \pm 0,3В$, $5,0В \pm 10\%$

Параметр	Прим.	28F008SA-L200			28F008SA-L250		
		Мин.	Тип. ⁽¹⁾	Макс.	Мин.	Тип. ⁽¹⁾	Макс.
Время стирания блока, сек	2		2,0	12,5		2,0	12,5
Время записи блока, сек	2		0,7	2,6		0,7	2,6

ПРИМЕЧАНИЯ:

1. 25°C , $V_{PP} = 12,0В$.
2. Исключаются функции системного уровня.

ФОРМА ВХОДНЫХ/ВЫХОДНЫХ СИГНАЛОВ ПРИ ИЗМЕРЕНИИ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ⁽¹⁾





СХЕМА НАГРУЗКИ ПРИ ИЗМЕРЕНИИ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ



ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ (Только для операций чтения)⁽¹⁾

$V_{CC} = 3,3\text{В} \pm 0,3\text{В}, 5,0\text{В} \pm 10\%$

Версии			28F008SA-L200		28F008SA-L250	
Обозначение	Параметр	Прим.	Мин.	Макс.	Мин.	Макс.
t_{AVAV} t_{RC}	Время цикла чтения, нс		200		250	
t_{AVQV} t_{ACC}	Время выборки адреса, нс			200		250
t_{ELQV} t_{CE}	Время выбора, нс	2		200		250
t_{RHQV} t_{PWH}	Время выборки сигнала \overline{PWD} , нс			500		500
t_{GLQV} t_{OE}	Время выборки сигнала \overline{OE} , нс	2		85		85
t_{ELQX} t_{LZ}	Выход из высокоимпедансного состояния по сигналу \overline{CE} , нс	3	0		0	
t_{EHQZ} t_{HZ}	Восстановление высокоимпедансного состояния после сигнала \overline{CE} , нс	3		55		55
t_{GLQX} t_{OLZ}	Выход из высокоимпедансного состояния по сигналу \overline{OE} , нс	3	0		0	
t_{GHQZ} t_{DF}	Восстановление высокоимпедансного состояния после сигнала \overline{OE} , нс	3		30		30
	t_{OH} Задержка данных после изменения адреса, \overline{OE} или \overline{CE} , нс	3	0		0	

ПРИМЕЧАНИЯ:

1. См. формы входных/выходных сигналов при измерении динамических параметров.
2. \overline{OE} может быть задержан на время вплоть до $t_{CE-t_{OE}}$ после спада \overline{CE} , что не окажет влияния на величину t_{CE} .
3. Выборочные измерения, выборка не 100%.




Рис. 3.10. Временные диаграммы операций чтения

ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ (Операции записи)⁽¹⁾ $V_{CC} = 3,3В \pm 0,3В, 5,0В \pm 10\%$

Версии				28F008SA-L200		28F008SA-L250	
Обозначение		Параметр	Прим.	Мин.	Макс.	Мин.	Макс.
t_{AVAV}	t_{WC}	Время цикла записи, нс		200		250	
t_{PHWL}	t_{PS}	Восстановление высокого \overline{PWD} до подачи низкого \overline{WE} , мкс	2	1		1	
t_{ELWL}	t_{CS}	Установка \overline{CE} до подачи низкого \overline{WE} , нс		20		20	
t_{WLWH}	t_{WP}	Длительность сигнала \overline{WE} , нс		60		60	
t_{VPWH}	t_{VPS}	Установка V_{PP} до подачи высокого \overline{WE} , нс	2	100		100	
t_{AVWH}	t_{AS}	Установка адреса до подачи высокого \overline{WE} , нс	3	60		60	
t_{DVWH}	t_{DS}	Установка данных до подачи высокого \overline{WE} , нс	4	60		60	
t_{WHDH}	t_{DH}	Удержание данных после подачи высокого \overline{WE} , нс		5		5	
t_{WHAH}	t_{AH}	Удержание адреса после подачи высокого \overline{WE} , нс		5		5	
t_{WHCH}	t_{CH}	Удержание \overline{CE} после подачи высокого \overline{WE} , нс		10		10	
t_{WHWL}	t_{WPH}	Длительность высокого уровня сигнала \overline{WE} , нс		30		30	
t_{WHRL}		Подача высокого \overline{WE} до установления низкого RY/\overline{BY} , нс			100		100
t_{WHQV1}		Длительность операции записи байта, мкс	5, 6	6		6	
t_{WHQV2}		Длительность операции стирания блока, сек	5, 6	0,3		0,3	
t_{WHGL}		Восстановление перед чтением, мкс		0		0	
t_{QVVL}	t_{VPH}	Удержание V_{PP} после готовности данных в регистре состояния, перехода в высокий уровень RY/\overline{BY} , нс	2, 6	0		0	

Примечания:

1. Динамические параметры чтения во время выполнения операций стирания или записи байта такие же, как и при операциях "чистого" чтения. См. динамические параметры для операций чтения.
2. Выборочные измерения, выборка не 100%.
3. Обратитесь к табл. 3 для определения допустимого A_{DQ} в операциях записи байта или стирания блока.
4. Обратитесь к табл. 3 для определения допустимого D_{DQ} в операциях записи байта или стирания блока.
5. Встроенный автомат записи WSM выполняет все системные функции по записи байта и стиранию блока стандартной флэш-памяти ф. Intel, включая программирование байта и проверку после программирования, подготовку блока к стиранию и проверку подготовки, стирание блока и проверку стирания.
6. Длительность записи байта и стирания блока измеряются по признакам $SR.7 = 1$, $RY/\overline{BY} = V_{OH}$. V_{PP} должно удерживаться на уровне V_{PPH} до определения успешности выполнения операции записи байта/стирания блока ($SR.3/4/5 = 0$).




Рис. 3.11. Временные диаграммы операций записи

АЛЬТЕРНАТИВНЫЙ ВАРИАНТ ЗАПИСИ ПОД УПРАВЛЕНИЕМ СИГНАЛА \overline{CE} ⁽¹⁾ $V_{CC} = 3,3V \pm 0,3V, 5,0V \pm 10\%$

Версии			28F008SA-L200		28F008SA-L250		
Обозначение		Параметр	Прим.	Мин.	Макс.	Мин.	Макс.
t _{AVAV}	t _{WC}	Время цикла записи, нс		200		250	
t _{PHEL}	t _{PS}	Восстановление высокого \overline{PWD} до подачи низкого \overline{CE} , мкс	2	1		1	
t _{WLEL}	t _{WS}	Установка \overline{WE} до подачи низкого \overline{CE} , нс		0		0	
t _{ELEH}	t _{CP}	Длительность сигнала \overline{CE} , нс		70		70	
t _{VPEH}	t _{VPS}	Установка V _{PP} до подачи высокого \overline{CE} , нс	2	100		100	
t _{AVEH}	t _{AS}	Установка адреса до подачи высокого \overline{CE} , нс	3	60		60	
t _{DVEH}	t _{DS}	Установка данных до подачи высокого \overline{CE} , нс	4	60		60	
t _{ENDX}	t _{DH}	Удержание данных после подачи высокого \overline{CE} , нс		5		5	
t _{ENAX}	t _{AN}	Удержание адреса после подачи высокого \overline{CE} , нс		5		5	
t _{ENWH}	t _{WN}	Удержание \overline{WE} после подачи высокого \overline{CE} , нс		0		0	
t _{ENEL}	t _{EPH}	Длительность высокого уровня сигнала \overline{CE} , нс		25		25	
t _{ENRL}		Подача высокого \overline{CE} до установления низкого RY/\overline{BY} , нс			100		100
t _{ENVQ1}		Длительность операции записи байта, мкс	5	6		6	
t _{ENVQ2}		Длительность операции стирания блока, сек	5	0,3		0,3	
t _{ENGL}		Восстановление перед чтением, мкс		0		0	
t _{QVVL}	t _{VPH}	Удержание V _{PP} после готовности данных в регистре состояния, перехода в высокий уровень RY/\overline{BY} , нс	2, 5	0		0	

ПРИМЕЧАНИЯ:

1. Запись под управлением сигнала \overline{CE} : операции записи управляются комбинацией сигналов \overline{CE} и \overline{WE} , при которой длительность \overline{CE} меньше длительности \overline{WE} и сигнал \overline{CE} "вложен" в сигнал \overline{WE} . В этом случае запись производится по сигналу \overline{CE} , относительно которого берется отсчет временных параметров диаграмм записи. См. рис. 12 — Временные диаграммы альтернативного варианта записи.
2. Выборочные измерения, выборка не 100%.
3. Обратитесь к табл. 3 для определения допустимого A_{IN} в операциях записи байта или стирания блока.
4. Обратитесь к табл. 3 для определения допустимого D_{IN} в операциях записи байта или стирания блока.
5. Длительности записи байта и стирания блока измеряются по признакам $SR.7 = 1, RY/\overline{BY} = V_{OH}$. V_{PP} должно удерживаться на уровне V_{PPH} до определения успешности выполнения операции записи байта/стирания блока ($SR3/4/5 = 0$).




Рис. 3.12. Временные диаграммы альтернативного варианта записи

ИНФОРМАЦИЯ ДЛЯ ЗАКАЗА

E	2	8	F	0	0	8	S	A	-	L	2	0	0
---	---	---	---	---	---	---	---	---	---	---	---	---	---

КОРПУС

E — Стандартный 40-выводный TSOP
 F — реверсивный 40-выводный TSOP
 PA — 44-выводный PSOP

3,3В

ВРЕМЯ ДОСТУПА

200 нс
 250 нс

ДОПУСТИМЫЕ КОМБИНАЦИИ

E28F008SA-L200	F28F008SA-L200	PA28F008SA-L200
E28F008SA-L250	F28F008SA-L250	PA28F008SA-L250
E28F008SA-120	F28F008SA-120	PA28F008SA-120

4. РУКОВОДСТВО ПО ПРИМЕНЕНИЮ ИС 28F008SA

4.1. ВВЕДЕНИЕ

ИС 28F008SA — высокопроизводительная микросхема памяти емкостью 8Мбит (8.388.608 бит) с организацией 1Мбайт ($1.048.576 \times 8$). 28F008SA содержит шестнадцать блоков по 64Кбайт (65.536 байт) каждый, стираемых отдельно и выдерживающих не менее 100000 циклов записи байта/стирания блока. Выполненный на кристалле ИС автомат записи значительно упрощает программные алгоритмы и освобождает системный микропроцессор для задач более высокого приоритета, выполняемых параллельно с обновлением данных в памяти.

Усовершенствованный системный интерфейс позволяет перевести 28F008SA в режим микропотребления в моменты бездействия памяти, а также обеспечивает схемную индикацию состояния внутреннего автомата записи. Малое время доступа к данным позволяет предельно снизить ожидание шины данных микропроцессора, а улучшенная конструкция корпуса повышает плотность монтажа печатной платы.

В системах с традиционной архитектурой используется сочетание медленной энергонезависимой памяти большого объема (такой как дисковый накопитель) и быстрой энергозависимой памяти (такой как ДОЗУ). Как показано на рис. 4.1, во флэш-памяти объединены лучшие особенности этих технологий, что делает ненужным традиционный архитектурный прием "диск/ДОЗУ". Флэш-память быстро приближается к ДОЗУ как по стоимости, так и по быстродействию (особенно в кэшированных системах), но при этом предоставляет новые возможности (такие как энергонезависимость), которые принципиально недоступны ДОЗУ. 28F008SA станет неотъемлемым элементом памяти компьютеров нового поколения, в которых её можно будет увидеть как в виде карт памяти или псевдодиска, так и в виде резидентной памяти на материнской плате.

В данном разделе рассматриваются вопросы системного интерфейса для флэш-памяти 28F008SA.




Рис. 4.1. 28F008SA — революция в архитектуре компьютеров

Схемы генерации Vpp

Как правило, в большинстве систем имеется источник напряжения 12В, используемый для питания жесткого диска, дисплея, порта RS-232, перезаписи флэш-BIOS и т.д. Если он удовлетворяет требованиям ИС 28F008SA, в том числе по нагрузочной способности, то его можно использовать непосредственно и в качестве источника напряжения программирования этой ИС. В тех случаях, когда источник 12В отсутствует либо не удовлетворяет системным требованиям, напряжение Vpp можно получить из имеющихся уже в системе источников другого уровня.

К счастью, растущей популярности флэш-памяти сопутствует широкое распространение на рынке готовых 12В преобразователей напряжения. Имеется масса формирователей постоянного напряжения 12В в широком диапазоне входных напряжений с различным уровнем интеграции и нагрузочной способности. В общем, на вход 12В конвертера можно подавать напряжение от различных нестабилизированных источников, в том числе и от батарейных. В табл. 4.1 перечислены и кратко описаны различные 12В преобразователи, имеющиеся на рынке и описанные в технической документации. За более глубокой информацией можно обратиться к брошюре Intel Application Note AP-357 "Power Supply Solution for Flash Memory" (order number 292042), которую можно получить через местное представительство Intel или через дистрибутора.

Таблица 4.1. 12В преобразователи для Vpp

Изготовитель	Типономинал	Входное напряжение (В)	Корпус	Выходной ток	Число внешних компонентов
Maxim	MAX732	4-7,5	16SOIC	120 мА	9
Linear Technology	LT1110-12	4,5-5,5	SO8	120 мА	11
Linear Technology	LT1109-12	4,5-5,5	SO8	60 мА	8
Motorola	MC34063A	4,5-5,5	SO8	120 мА	15
Maxim	MAX667	12,1-16,5	SO8	120 мА	4
Linear Technology	LT1111-12	16-30	SO8	120 мА	7
National Semiconductor	LM2940CT-12	13-26	TO-220	1 А	3

Управление подачей Vpp на ИС 28F008SA

Как управлять напряжением программирования 12В, если оно уже имеется в системе? Одним из подходов является проводное подключение напряжения 12В от источника на вход Vpp каждого корпуса ИС 28F008SA в системе. Преимущество метода заключается в простоте и экономии площади платы.

Наличие в архитектуре 28F008SA командного интерфейса пользователя (CUI) и двухтактная последовательность команд Запись байта/Стирание блока обеспечивают защиту от несанкционированного перепрограммирования даже при наличии высо-




Рис. 4.3. Управление подачи Vpp

кого напряжения на входе микросхемы Vpp. Все функции 28F008SA блокируются при снижении напряжения питания Vcc ниже уровня VLko (2,2В), а также при снижении напряжения на входе PWD до уровня Vil (см. раздел 4.2.3). Тем самым гарантируется защита данных во время включения питания, когда минимально нагруженный источник Vpp часто дает скачек до 12В до того, как Vcc (а значит и управляющие входы ИС) стабилизируются.

С целью дополнительной защиты данных разработчик может использовать в проектируемой системе переключаемый источник Vpp с управлением от линии GPIO (General Purpose Input/Output — вход/выход общего назначения), разрешающей подачу 12В на ИС 28F008SA только во время записи байта/стирания блока. Переключаемое напряжение Vpp, кроме того, позволяет снизить потребление как флэш-памяти, так и источника 12В или преобразователя напряжения. Во многих 12В преобразователях предусмотрен внешний вход ENABLE (РАЗРЕШЕНИЕ). В этом случае дополнительные внешние цепи не требуются. Если такой вход отсутствует, то можно использовать MOSFET-ключ с низким сток-истоковым сопротивлением (например, MOTOROLA MTD4P05) в цепи источника 12В. Схема включения такого ключа показана на рис. 4.3. Ниже приведены вычисления, демонстрирующие, что низкое сопротивление перехода сток-исток MTD4P05 позволяет удерживать входное напряжение 12В с точностью, достаточной для 28F008SA.

Сопротивление сток - исток:

$$R_{DS} = 0,60\Omega$$

Ток в цепи источника Vpp:

$I_{pp} = 60\text{mA}$ (худший случай, запись байта или стирание блока производятся одновременно в двух ИС 28F008SA)

Падение напряжения на ключе:

$$V_{\text{SWITCH DROP}} = (60\text{mA} \times 0,60\Omega) = 0,04\text{В}$$

4.2.2. Выход RY/ $\overline{\text{BY}}$ (Ready/Busy — Готов/Занят)

ИС 28F008SA содержит средства автоматизации записи байта/стирания блока, подобные аналогичным средствам семейства 28F001BX Bootblock, представленном фирмой Intel в мае 1991 года. Усовершенствованием является добавление выхода RY/ $\overline{\text{BY}}$, который обеспечивает аппаратную индикацию состояния внутреннего автомата записи (Write State Machine, WSM). RY/ $\overline{\text{BY}}$ — КМОП-выход, постоянно активный и не имеющий третьего состояния, даже когда входы $\overline{\text{CE}}$ или $\overline{\text{OE}}$ переходят в состояние Vin.

После включения питания выход RY/ $\overline{\text{BY}}$ автоматически устанавливается в состояние Von. В состояние Vol он переходит, когда программно инициируется запись байта/стирание блока, а возврат RY/ $\overline{\text{BY}}$ в состояние Von сигнализирует системе о завершении записи байта или стирания блока. RY/ $\overline{\text{BY}}$ также переходит в состояние

ребления в среднем не превышает 1мкВт. Низкий потенциал на входе $\overline{P\overline{W}D}$ приводит к тому, что ИС становится невыбранной, выходные формирователи D0-D7 переводятся в высокоимпедансное состояние, а большинство внутренних схем выключаются. Выход $R\overline{Y}/\overline{B\overline{Y}}$ в режиме микропотребления переводится в состояние V_{OH} . Разработчик системы достаточно гибко может выбрать конкретный режим энергопотребления: перевести ли всю ИС 28F008SA в микропотребление или только отдельные ее компоненты путем избирательного управления по входам $\overline{P\overline{W}D}$, \overline{OE} и \overline{CE} . ИС 28F008SA требует определенного времени на "пробуждение" после восстановления $\overline{P\overline{W}D}$ до уровня V_{IH} : t_{rnwl} , по прошествии которого в микросхему можно гарантированно записывать информацию, и t_{rnqv} , после которого данные доступны для чтения.

Защита от записи

Поскольку при $\overline{P\overline{W}D} = V_{IL}$ ИС 28F008SA становится невыбранной, то вход $\overline{P\overline{W}D}$ можно использовать не только для перевода микросхемы в режим микропотребления, но также и как сигнал "выбор кристалла", активный в состоянии высокого уровня и блокирующий ложные записи в моменты переключения питания системы. На рис. 4.6 показан один из возможных способов формирования сигнала $\overline{P\overline{W}D}$ на основе логического объединения по функции "И" линии управления питанием GPIO и системной линии POWER GOOD (ПИТАНИЕ В НОРМЕ). В приведенном варианте схема отслеживания напряжения 5В начинает работать при $V_{CC} = 1В$ и выдает сигнал $PWRGOOD = 1$ только после достижения напряжением V_{CC} величины 4,6В (в это время системные сигналы управления уже стабильны). При снижении V_{CC} ниже 4,6В вновь активизируется защита по линии $\overline{P\overline{W}D}$.




Рис. 4.6. Формирование сигнала $\overline{P\overline{W}D}$

4.2.4. Вход \overline{WE} (Write Enable — Разрешение Записи)

В системе может быть реализована аппаратная защита от ложных записей во флэш-память, управляемая прикладными или системными программами. Защита заключается в установке системного ключа, пропускающего сигнал на вход \overline{WE} флэш-памяти только тогда, когда это необходимо.

Простейшая схема ключа, показанная на рис. 4.7, пропускает \overline{WE} только при разрешающем сигнале GPIO: запись в 28F008SA разрешается, когда $GPIO=0$. По включении питания GPIO устанавливается




Рис. 4.7. Формирование сигнала \overline{WE}

в "1". После этого BIOS, программа обновления данных, специальная комбинация клавиш клавиатуры, переключатель на задней панели или перемычка, установленная на материнской плате, могут управлять сигналом GPIO. Такое включение га-

рантирует, что содержимое флэш-памяти остается неизменным, как в ПЗУ, до тех пор, пока специально не потребуется его обновить.

4.2.5. Высокая плотность монтажа на печатной плате

На рис. 4.8 показан 8-Мбайтный массив флэш-памяти на основе ИС 28F008SA в корпусах TSOP (Thin Small Outline Package) в стандартном (E) и реверсивном (F) исполнениях. Топология печатных проводников, подобная приведенной, используется в карточках флэш-памяти Intel Series II (емкостью до 20Мбайт) и обеспечивает оптимальную плотность монтажа на отведенной площади платы.

Шины адреса и данных ко всем приборам подведены параллельно. Аналогично соединены линии \overline{OE} и \overline{WE} . В разделе 4.2.7. рассматриваются альтернативные методы подачи этих сигналов с целью повышения быстродействия чтения и записи в больших массивах памяти.

Подключение контактов $R\overline{Y}/\overline{B\overline{Y}}$ на рис. 4.8 не показано. Их можно не использовать, но тогда система должна программно опрашивать регистры состояния микросхем. В другом случае выходы $R\overline{Y}/\overline{B\overline{Y}}$ можно использовать, как описано в разделе 4.2.2.




Рис. 4.8. Трассировка серпантинном для корпусов TSOP

Выводы \overline{CE} на рис. 4.8 также не соединены — в предположении, что они индивидуально управляются схемой системного дешифратора для раздельного выбора кристаллов. Тем самым закладывается возможность последовательного (байт за байтом) доступа к массиву при чтении и записи. В системах с 16-разрядной шиной данных старшие и младшие байты слов могут выбираться одновременно за счет объединения линий \overline{CE} двух ИС 28F008SA, образующих 16-разрядное слово.

И, наконец, шины V_{CC} , V_{PP} и \overline{PWD} ко всем компонентам подведены параллельно. В разделе 4.2.6. рассматривается подключение фильтрующих конденсаторов для шин питания, а в разделе 4.2.3. рассматривается использование входа \overline{PWD} . При необходимости, общее управление энергопотреблением, показанное на рис. 4.8, может быть заменено на управление энергопотреблением одной микросхемы 28F008SA, пары микросхем и т.д.

4.2.6. Развязка по питанию

Входы V_{CC} и V_{PP} каждой ИС 28F008SA требуют развязки вблизи выводов корпуса для повышения устойчивости к шумам и броскам тока потребления при чтении, записи байта и стирании блока. Для отдельных групп микросхем требуется также дополнительный групповой конденсатор для компенсации "провалов" напряжений питания вследствие паразитной индуктивности печатного монтажа платы. Ниже приведен расчет индивидуальных и групповых (для групп из 8 микросхем 28F008SA) конденсаторов.

Базовое уравнение:

$$I = C \times dV/dt$$

Предположим:

$$\begin{aligned} I &= 35\text{mA на корпус } (V_{CC}), \text{ следовательно} \\ I &= 17,5\text{mA на один вход питания корпуса } (V_{CC}); \\ I &= 30\text{mA на корпус } (V_{PP}); \\ dV &= 0,1\text{В } (0,2\text{В — полный размах}); \\ dt &= 20\text{нс} \end{aligned}$$

Развязывающий индивидуальный конденсатор (V_{CC}):

$$C = I \times dt/dV = (17,5\text{mA} \times 20\text{нс})/0,1\text{В} = 3,5\text{нФ}$$

С учетом 4-кратного запаса:

$$\begin{aligned} 4 \times 3,5\text{нФ} &= 14\text{нФ} \\ \text{Стандартный эквивалент} &= 0,01 \text{ мкФ} \end{aligned}$$

Примечание: вышеприведенный расчет сделан в предположении, что каждая ИС 28F008SA нагружена на КМОП-входы (с соответствующим высоким импедансом и пренебрежительно малым входным током). Если выходы ИС 28F008SA работают не на КМОП-входы, то может потребоваться развязывающий конденсатор большей емкости. В общем случае рекомендуемое значение емкости индивидуальных развязывающих конденсаторов по каждому входу V_{CC} составляет 0,1мкФ.

Групповой конденсатор (V_{CC}):

$$C = 10 \times (\text{Общая емкость развяз. конденсаторов})$$

$$\text{Групповой конденсатор (массив 4 Мбайт)} = 10 \times (8 \times 0,01\text{мкФ}) = 0,8\text{мкФ}$$

$$\text{Стандартный эквивалент} = 1\text{мкФ}$$

Примечание: В общем случае рекомендуемое значение емкости групповых развязывающих конденсаторов по шине питания V_{CC} составляет 4,7мкФ на группу из восьми корпусов 28F008SA.

Развязывающий индивидуальный конденсатор (V_{PP}):

$$C = I \times dt/dV = (30\text{мА} \times 20\text{нс})/0,1\text{В} = 6\text{нФ};$$

$$\text{С учетом 4-кратного запаса:}$$

$$4 \times 6\text{нФ} = 24\text{нФ}$$

$$\text{Стандартный эквивалент} = 0,033\text{мкФ}$$

Примечание: В общем случае рекомендуемое значение емкости индивидуальных развязывающих конденсаторов по входам V_{PP} составляет 0,1мкФ на вход.

4.2.7. Методика проектирования для быстродействующих систем

Малые времена доступа при чтении и записи команд, присущие ИС 28F008SA, позволяют применять ее для создания высокопроизводительных систем памяти. Ниже приведены советы по выбору интерфейса памяти, оптимизирующего скорости чтения/записи. Общими рекомендациями являются минимизация коэффициента разветвления по выходу и емкостной нагрузки шины, что позволяет достичь наивысшей скорости переключения, наиболее крутых фронтов и, следовательно, наивысшей производительности.


- Минимизация нагрузки шины адреса от микропроцессора до массива памяти. Установка нескольких защелок адреса, подающих скоростные адресные сигналы на ИС 28F008SA, а также декодирование \overline{CE} внешней логикой.
- Управление массивом памяти "размноженными" сигналами \overline{OE} и \overline{WE} . Большинство ПЛИС (EPLD) и стандартных логических ИС допускают емкостную нагрузку 30 пФ, эквивалентную 4 входам 28F008SA. Превышение этого ограничения может отрицательно повлиять на задержки распространения сигналов.
- И наконец, нужно помнить, что отдельная ИС 28F008SA при чтении нагружена по выходам данных не только на микропроцессор или шинные формирователи, но также на остальные микросхемы флэш-памяти, подключенные к общей шине данных. Каждый выход данных ИС 28F008SA имеет максимальную емкость 12пФ, а динамические параметры ИС 28F008SA по чтению регламентируются при нагрузке 30пФ или 100пФ в зависимости от подгруппы прибора по быстродействию.

4.2.8. Примеры шинных интерфейсов

В приложении А показан аппаратный интерфейс с шиной PI bus микропроцессора Intel386™SL, а в приложении В — интерфейс с локальной шиной Intel486™SX. В обоих примерах использованы методы, описанные в разделах 4.2.1. — 4.2.7. настоящего руководства. Эти разработки являются хорошими примерами, которые могут, с известной модификацией, удовлетворить требованиям реальных законченных систем.

ПРИЛОЖЕНИЕ А

ПОДКЛЮЧЕНИЕ ИС 28F008SA К ШИНЕ PI BUS МИКРОПРОЦЕССОРА INTEL386SL




Примечание:

Для простоты подключение ДОЗУ не показано

ПРИЛОЖЕНИЕ В

ПОДКЛЮЧЕНИЕ ИС 28F008SA К ЛОКАЛЬНОЙ ШИНЕ МИКРОПРОЦЕССОРА INTEL486SX



Примечание:

Для простоты подключение ДОЗУ не показано

КМ КВАЗАР-МИКРО **дистрибутор Intel**

- НИОКР В ОБЛАСТИ МИКРО-
ЭЛЕКТРОНИКИ
И ПРИБОРОСТРОЕНИЯ
- РАЗРАБОТКА ПРИКЛАДНОГО
ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ
И АППАРАТНЫХ СРЕДСТВ ОТЛАДКИ
ДЛЯ IBM PC
- ИНТЕГРАЦИЯ КОМПЬЮТЕРНЫХ
СИСТЕМ

УКРАИНА, 252136, ул. Северо-Сырецкая, 1
ИПП "Квазар-микро" тел. (044) 442-94-58
 (044) 442-00-46

Представительство
"Квазар-микро" в Москве тел. (095)536-77-80

**ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ ЭНЕРГОНЕЗАВИСИМОЙ ПАМЯТИ
28F008SA 28F008SA-L**

Составитель В. В. Затишный

Художник С. Л. Ланин

Корректор С. Н. Акаев

Технические редакторы С. Н. Акаев, К. А. Свиридов

Подписано в печать 22.10.92 Формат 70 × 100 1/16.

Бумага офсетная. Тираж 30 000 экз. Заказ 1967

Совместное издание МП "БИНОМ" и ТОО "КОНКОРД"

МП "БИНОМ": 103473 Москва-473, а/я 133

ТОО "КОНКОРД": 129090 Москва, ул Щепкина, 22, пом. 9

Отпечатано с готовых диапозитивов в типографии №4 Министерства печати и информации РФ.
129041, Москва, Б. Переяславская, 46

